數(shù)字電路根據(jù)其邏輯功能的不同特點(diǎn)，可分為組合邏輯電路和時(shí)序邏輯電路兩大類。組合邏輯電路的輸出輸出只取決于輸入，與電路的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路的輸出不但與當(dāng)時(shí)所加在電路上的輸入信號(hào)有關(guān)，而且還與電路的狀態(tài)也有關(guān)系。既然時(shí)序邏輯電路的輸出與狀態(tài)有關(guān)，那么在時(shí)序邏輯電路中必然存在用于存儲(chǔ)電路狀態(tài)的器件。

鎖存器和觸發(fā)器是時(shí)序邏輯電路中基本的存儲(chǔ)器件。鎖存器與觸發(fā)器有什么不同的特點(diǎn)?兩者產(chǎn)生的背景如何?鎖存器和觸發(fā)器有哪些功能類型?下面簡(jiǎn)要進(jìn)行討論。

1.鎖存器的產(chǎn)生與動(dòng)作特點(diǎn)

將兩個(gè)反相器交叉耦合就可以構(gòu)成數(shù)字電路中最基本的存儲(chǔ)電路，稱為雙穩(wěn)電路，如圖1所示。所謂交互耦合，是指第一個(gè)門電路的輸出作為第二個(gè)門電路的輸入(稱為正向連接)，第二個(gè)門電路的輸出又作為第一個(gè)門電路的輸入(稱為反饋連接)。若將反相器G1的輸出命名為Q，則反相器G2的輸出為Q'，并且定義Q = 0、Q' = 1時(shí)表示存儲(chǔ)數(shù)據(jù)為0，定義Q = 1、Q' = 0時(shí)表示存儲(chǔ)數(shù)據(jù)為1。

圖1 雙穩(wěn)電路

雙穩(wěn)電路的存儲(chǔ)數(shù)據(jù)由鏈路構(gòu)成的瞬間門電路的狀態(tài)決定的，并且能夠永久地保持下去。由于雙穩(wěn)電路沒有輸入端，所以在鏈路打開之前無(wú)法改變其存儲(chǔ)數(shù)據(jù)。

將雙穩(wěn)電路中的兩個(gè)反相器擴(kuò)展為二輸入與非門/或非門，就可以構(gòu)成兩種基本的SR鎖存器(set-reset latch)，如圖2所示。其中與非門/或非門的一個(gè)輸入端用于交叉耦合鏈接，另一個(gè)則用于外接輸入信號(hào)。

圖2 基本SR鎖存器

兩個(gè)與非門交叉耦合構(gòu)成的基本鎖存器輸入端低電平有效，其中SD'用于將鎖存器置1(set)，RD'用于將鎖存器置0(reset)。兩個(gè)或非門交叉耦合構(gòu)成的基本鎖存器輸入端高電平有效，其中SD用于將鎖存器置1，RD用于將鎖存器置0?；維R鎖存器通過(guò)置1和置0兩個(gè)輸入信號(hào)的共同作用就可以設(shè)置鎖存器的存儲(chǔ)數(shù)據(jù)：當(dāng)置1輸入端有效而置0輸入端無(wú)效時(shí)，能夠?qū)㈡i存器的存儲(chǔ)數(shù)據(jù)設(shè)置為1;當(dāng)置1輸入端無(wú)效而置0輸入端有效時(shí)，能夠?qū)㈡i存器的存儲(chǔ)數(shù)據(jù)設(shè)置為0;當(dāng)置1和置0兩個(gè)輸入端均無(wú)效時(shí)鎖存器的存儲(chǔ)數(shù)據(jù)保持不變;當(dāng)置1和置0兩個(gè)輸入端均有效時(shí)鎖存器的狀態(tài)錯(cuò)誤(Q和Q' 同時(shí)為1或者同時(shí)為0)，所以在正常應(yīng)用時(shí)，不允許SR鎖存器的兩個(gè)輸入端同時(shí)有效!即要求SD'+RD'=1或者SDRD=0，稱為SR鎖存器的約束條件。

基本SR鎖存器的輸入信號(hào)不受其它信號(hào)的控制，是直接作用的，輸入信號(hào)的變化能夠?qū)崟r(shí)決定鎖存器的狀態(tài)。當(dāng)數(shù)字電路中有多個(gè)存儲(chǔ)單元時(shí)，就需要為存儲(chǔ)單元引入控制信號(hào)，以協(xié)調(diào)這些存儲(chǔ)單元的動(dòng)作。

在基本SR鎖存器基礎(chǔ)上，通過(guò)與非門G1和G2組成的門控電路引入了時(shí)鐘CLK的鎖存器稱為門控SR鎖存器(gated set-reset latch)，如圖3所示。

圖3 門控SR鎖存器

門控SR鎖存器和基本SR鎖存器一樣，具有置0、置1和保持三種功能。由于門控SR鎖存器在時(shí)鐘CLK有效電平期間，兩個(gè)輸入信號(hào)同時(shí)有效時(shí)仍然會(huì)導(dǎo)致鎖存器的狀態(tài)錯(cuò)誤。因此，門控SR鎖存器仍然需要遵守SR=0的約束條件。

為了消除約束，方便應(yīng)用，需要對(duì)門控SR鎖存器進(jìn)行改進(jìn)。一種改進(jìn)思路是使R和S互為相反，即取S=D、R=D'，如圖4所示，這樣門控SR鎖存器的輸入信號(hào)S和R就能夠始終滿足SR=0的約束條件。但是，這種改進(jìn)方法雖然消除了約束，卻改變了鎖存器的功能：當(dāng)時(shí)鐘CLK為高電平時(shí)，若D=0則Q=0;若D=1則Q=1。因此，這種鎖存器只具有置0和置1兩種功能，不再是SR鎖存器，而稱為門控D鎖存器。

圖4 門控D鎖存器

無(wú)論是門控SR鎖存器還是門控D鎖存器，在時(shí)鐘的有效電平期間始終處于工作狀態(tài)，輸入信號(hào)的變化隨時(shí)可能引起鎖存器輸出狀態(tài)的變化，因此門控鎖存器受到干擾而產(chǎn)生誤動(dòng)作的概率大。另外，由于門控D鎖存器的輸出在時(shí)鐘為高電平期間始終跟隨輸入信號(hào)變化，所以無(wú)法構(gòu)成移位寄存器和計(jì)數(shù)器這兩類時(shí)序邏輯器件，因此，鎖存器在應(yīng)用上有很大的局限性。

2.觸發(fā)器的產(chǎn)生與動(dòng)作特點(diǎn)

為了提高存儲(chǔ)電路的可靠性，我們希望存儲(chǔ)電路在一個(gè)時(shí)鐘周期內(nèi)，只在時(shí)鐘的邊沿進(jìn)行一次狀態(tài)更新，以避免門控鎖存器那樣在有效電平期間因干擾輸出可能多次改變狀態(tài)的情況。為了區(qū)分存儲(chǔ)電路不同的動(dòng)作特點(diǎn)，將只在時(shí)鐘脈沖的邊沿進(jìn)行狀態(tài)更新的存儲(chǔ)器件稱為觸發(fā)器(Flip-Flop，簡(jiǎn)稱FF)。

SR觸發(fā)器的構(gòu)成方法之一是應(yīng)用主從式結(jié)構(gòu)，將兩級(jí)門控SR鎖存器級(jí)聯(lián)，第一級(jí)稱為主鎖存器，第二級(jí)稱為從鎖存器，如圖5所示。

圖5 主從式SR觸發(fā)器

主從式SR觸發(fā)器的工作過(guò)程是：(1)當(dāng)時(shí)鐘脈沖CLK為低電平時(shí)，主鎖存器保持，從鎖存器工作，Q=Qm;(2)當(dāng)時(shí)鐘脈沖的上升沿到來(lái)時(shí)，主鎖存器開始接收輸入S和R信號(hào)以確定主鎖存器的狀態(tài)，而從鎖存器繼續(xù)保持CLK為低電平時(shí)的狀態(tài)不變;(3)當(dāng)時(shí)鐘脈沖為高電平時(shí)，主鎖存器工作，從觸發(fā)器的狀態(tài)依然保持不變;(4)當(dāng)時(shí)鐘脈沖的下降沿到來(lái)時(shí)，主鎖存器將由工作轉(zhuǎn)為保持，鎖定了時(shí)鐘脈沖CLK下降到來(lái)瞬間主鎖存器的狀態(tài)。同時(shí)，從鎖存器開始工作，將主鎖存器的狀態(tài)傳遞給從鎖存器。

綜上分析，主從式SR觸發(fā)器的狀態(tài)是在時(shí)鐘的下降沿到來(lái)瞬間更新，其狀態(tài)是由時(shí)鐘CLK為高電平期間輸入信號(hào)S和R決定的。

由于主從式SR觸發(fā)器中的主鎖存器在時(shí)鐘脈沖為高電平期間始終處于工作狀態(tài)，所以觸發(fā)器的抗干擾能力還沒有得到有效的改善。另外，主從式SR觸發(fā)器對(duì)輸入信號(hào)S和R仍有約束，即要求滿足SR=0的約束條件。

為了消除約束，另一種改進(jìn)思路是利用觸發(fā)器的輸出Q和Q'互為相反的特點(diǎn)來(lái)滿足約束條件。具體的做法是，將SR觸發(fā)器的輸出Q反饋到R端與K信號(hào)相與，將Q'反饋到S端與J信號(hào)相與，如圖6所示。這種改進(jìn)方法同樣改變了觸發(fā)器的邏輯功能，不再是原來(lái)的SR觸發(fā)器，而稱為JK觸發(fā)器。經(jīng)過(guò)推理可知，JK觸發(fā)器除了具有置0(JK=01時(shí))、置1(JK=10時(shí))和保持(JK=00時(shí))三種功能外，還增加了一種新功能：翻轉(zhuǎn)(toggle)功能(JK=11時(shí))，即當(dāng)時(shí)鐘脈沖的下降時(shí)到來(lái)時(shí)，觸發(fā)器的狀態(tài)與原來(lái)的相反。

圖6 主從式JK觸發(fā)器

由于主從式JK觸發(fā)器將輸出Q反饋到K端，所以當(dāng)Q=0時(shí)將輸入信號(hào)K封鎖(相當(dāng)于K=0)，在J信號(hào)的作用下只能將觸發(fā)器置1或者保持，因此在一個(gè)時(shí)鐘周期內(nèi)，觸發(fā)器一旦被置1后就不可能再返回到原來(lái)的0狀態(tài)。同理，由于將Q'反饋到J端，所以當(dāng)Q=1時(shí)將J信號(hào)封鎖(相當(dāng)于J=0)，在K信號(hào)的作用下只能將觸發(fā)器置0或者保持，因此在一個(gè)時(shí)鐘周期內(nèi)，觸發(fā)器被置0后也不可能再返回到原來(lái)的1狀態(tài)。根據(jù)上述分析可知，主從式JK觸發(fā)器在每個(gè)脈沖周期內(nèi)只能翻轉(zhuǎn)一次，當(dāng)觸發(fā)器受到干擾發(fā)生誤翻后就不可能再返回原來(lái)的狀態(tài)了。主從式觸發(fā)器目前已經(jīng)被淘汰，被性能更優(yōu)越的邊沿觸發(fā)器所取代。

邊沿觸發(fā)器只在時(shí)鐘脈沖的邊沿(上升沿或者下降沿)工作，其余時(shí)間均不工作。由于工作時(shí)間極短，所以受到干擾的概率很小，因而具有很強(qiáng)的抗干擾能力。邊沿D觸發(fā)器的電路框圖如圖7所示，由兩級(jí)門控D鎖存器級(jí)聯(lián)構(gòu)成，在時(shí)鐘脈沖的上升沿工作。

圖7 邊沿D觸發(fā)器

邊沿D觸發(fā)器的工作過(guò)程是：(1)時(shí)鐘脈沖為低電平時(shí)，第一級(jí)鎖存器工作，其輸出Q1隨輸入信號(hào)D變化，第二級(jí)鎖存器保持原來(lái)的狀態(tài)不變;(2)當(dāng)時(shí)鐘脈沖的上升沿到來(lái)時(shí)，第一級(jí)鎖存器由工作轉(zhuǎn)為保持，Q1鎖定了上升沿到來(lái)瞬間輸入信號(hào)D的值。與此同時(shí)，第二級(jí)鎖存器開始工作，其輸出Q跟隨Q1變化，而Q1為時(shí)鐘CLK上升沿到來(lái)瞬間輸入信號(hào)D的值;(3)時(shí)鐘脈沖為高電平時(shí)，第一級(jí)鎖存器保持、第二級(jí)鎖存器跟隨，此時(shí)Q=Q1=D保持不變;(4)時(shí)鐘脈沖下降沿到來(lái)時(shí)，第一級(jí)鎖存器工作，開始接收下一個(gè)周期輸入信號(hào)D的數(shù)據(jù)。與此同時(shí)，第二級(jí)鎖存器由工作轉(zhuǎn)為保持，保持上一個(gè)時(shí)鐘脈沖上升沿到來(lái)時(shí)輸入D的值不變。

綜上分析，邊沿D觸發(fā)器的狀態(tài)僅取決于時(shí)鐘脈沖上升沿到達(dá)時(shí)刻輸入信號(hào)D的值，其余時(shí)間均保持不變，即上升沿之前和之后輸入信號(hào)D的變化對(duì)觸發(fā)器的狀態(tài)都沒有影響。邊沿觸發(fā)器這一特點(diǎn)有效地提高了觸發(fā)器工作的可靠性。

3.鎖存器和觸發(fā)器的功能類型

基本SR鎖存器的輸入信號(hào)不受其他信號(hào)的控制，其狀態(tài)直接由置0 和置1信號(hào)共同決定。門控鎖存器是在時(shí)鐘的有效電平期間工作的存儲(chǔ)器件，有門控SR鎖存器和門控D鎖存器兩種類型。其中SR鎖存器具有置0、置1和保持三種功能，而D鎖存器只具有置0和置1兩種功能。

觸發(fā)器是在時(shí)鐘脈沖的邊沿進(jìn)行狀態(tài)更新的存儲(chǔ)器件，有主從式和邊沿等多種電路結(jié)構(gòu)，有SR觸發(fā)器、D觸發(fā)器和JK觸發(fā)器三種類型。其中SR觸發(fā)器具有置0、置1和保持三種功能，D觸發(fā)器具有置0和置1兩種功能，而JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)四種功能。

若將JK觸發(fā)器的兩個(gè)輸入端J和K相連，并且命名為T，那么當(dāng)T=0時(shí)觸發(fā)器保持，T=1觸發(fā)器翻轉(zhuǎn)。這種只具有保持和翻轉(zhuǎn)功能的觸發(fā)器稱為T觸發(fā)器。若將JK觸發(fā)器的輸入信號(hào)J和K都接高電平，則能夠構(gòu)成只具有翻轉(zhuǎn)功能的T'觸發(fā)器。因此，T觸發(fā)器和T'觸發(fā)器可以看作是JK觸發(fā)器的應(yīng)用。另外，將D觸發(fā)器的輸出Q'與輸入端D相連，也能夠構(gòu)成T'觸發(fā)器。

D觸發(fā)器雖然功能簡(jiǎn)單，但由于只有一個(gè)輸入端，所以應(yīng)用很方便。JK觸發(fā)器功能最強(qiáng)大，因而合理應(yīng)用JK觸發(fā)器可以簡(jiǎn)化電路設(shè)計(jì)。

D觸發(fā)器和JK觸發(fā)器有商品化的器件出售，其中74HC74為上升沿工作的雙D觸發(fā)器，而74HC112為下降沿工作的雙JK觸發(fā)器。