MIPS平臺上運動控制器的調(diào)度抖動的測試方法設(shè)計詳解

?摘要：

將MIPS體系結(jié)構(gòu)的處理器應(yīng)用在數(shù)控系統(tǒng)上，可以降低系統(tǒng)的成本，增強數(shù)控系統(tǒng)的國產(chǎn)化水平．但不同的硬件結(jié)構(gòu)會對實時操作系統(tǒng)的調(diào)度抖動產(chǎn)生不同的影響，而運動控制器的調(diào)度抖動是數(shù)控系統(tǒng)的重要性能指標之一．本文討論了MIPS平臺上運動控制器的調(diào)度抖動的測試方法，分析產(chǎn)生抖動的原因，并針對這些原因?qū)ο到y(tǒng)進行了優(yōu)化．最終測試結(jié)果表明，在MIPS平臺下，RTAI的調(diào)度抖動能夠滿足數(shù)控系統(tǒng)的需要．

1 前言

目前，國內(nèi)外的數(shù)控系統(tǒng)大多采用X86體系結(jié)構(gòu)的CPU，主要是因為X86體系結(jié)構(gòu)上擁有豐富的應(yīng)用軟件，開

發(fā)環(huán)境和技術(shù)積累，可以在一定程度上縮短數(shù)控系統(tǒng)的開發(fā)周期．但X86體系結(jié)構(gòu)也有其自身的缺點，比如其指令集體系結(jié)構(gòu)過于復雜，成本高．而且X86技術(shù)一直被國外的幾家大公司所壟斷，將其應(yīng)用在數(shù)控系統(tǒng)這樣的戰(zhàn)略資源上，存在一定的安全隱患．

M1PS體系結(jié)構(gòu)具有靈活開放，成本低的優(yōu)點，在工業(yè)控制、網(wǎng)絡(luò)、通信、多媒體娛樂等領(lǐng)域得到了廣泛的應(yīng)用．我國已經(jīng)研制出了具有自主知識產(chǎn)權(quán)的MIPS通用CPU．因此將MIPS結(jié)構(gòu)的CPU應(yīng)用在數(shù)控系統(tǒng)上，不僅可以降低數(shù)控系統(tǒng)的成本，還增加了數(shù)控系統(tǒng)特別是高檔數(shù)控系統(tǒng)國產(chǎn)化的水平．

實時操作系統(tǒng)是數(shù)控系統(tǒng)的軟件基礎(chǔ)，數(shù)控軟件中的運動控制器部分需要實時操作系統(tǒng)對其進行周期性的調(diào)度，對

實時操作系統(tǒng)的性能要求很苛刻．一般來說，應(yīng)用于數(shù)控系統(tǒng)中的實時操作系統(tǒng)需要具有高實時性，時間確定性以及高可靠性，安全性和容錯性?．

在硬實時操作系統(tǒng)中，主要是依靠時鐘硬件產(chǎn)生的中斷對周期進程進行調(diào)度．雖然時鐘可以精確的給出定時中斷，但硬件和操作系統(tǒng)的運作方式會對中斷響應(yīng)和進程調(diào)度產(chǎn)生影響，從而使周期進程每次開始執(zhí)行的時間變的不確定，這就是調(diào)度抖動．調(diào)度抖動直接影響到數(shù)控加工的精度，如果數(shù)控系統(tǒng)的加工速度為10米／分鐘，那么5O微秒的抖動就可能產(chǎn)生約8．3微米的隨動誤差．針對特定的體系結(jié)構(gòu)研究與分析運動控制器的調(diào)度抖動，對掌握并改善數(shù)控系統(tǒng)的性能具有重要的意義．

RTAI（Real Time Application Interface）是由意大利米蘭理工學院航天工程系發(fā)起開發(fā)的一個遵循GNU GPL的開源項目，RTAI已經(jīng)支持i386，MIPS，PowerPC，ARM 和M68k-~ommu等處理器，是目前支持處理器最多的linux實時解決方案之一．RTAI具有豐富的功能和良好的硬實時性能．本文針對數(shù)控系統(tǒng)的運動控制器，討論了在MIPS平臺上RTAI操作系統(tǒng)的調(diào)度抖動測試，并分析了產(chǎn)生調(diào)度抖動的原因．

2 抖動測試

2．1 抖動測試方法

在本文中，用于測試的硬件平臺是龍芯2E處理器，主頻為664．32MHz．該處理器擁有64KB的一級緩存和512KB的二級緩存．系統(tǒng)內(nèi)存為256M．

本文在抖動測試中采用了內(nèi)部軟件測試技術(shù)：記錄運動控制器的第一條指令每次執(zhí)行的時間戳，并存儲在共享內(nèi)存中，在測試完畢后，再讀取共享內(nèi)存中的數(shù)據(jù)以供分析】．時間戳從CPU內(nèi)部的高精度計時器獲取，它是一個32位的寄存器（cp0L9 ），每個指令周期自動加1，類似于pentium系列CPU上的TSC（Time Stamp Count）．可以使用MFC0指令讀出該計時器的值．但32位的計時器在664．32MHz的主頻下，每隔6．47秒就會發(fā)生一次翻轉(zhuǎn)，因此需要對得到的數(shù)據(jù)進行溢出處理．本文處理方法是維護一個64位的虛擬計時器：

union{

unsigned long long tsc；

unsigned long hltsc［2］；

}tsc；

該結(jié)構(gòu)將一個64位的長整型變量分成了兩個32位的長整型變量，低32位用來獲取計時器的值，高32位在計時器溢

出時加1，這樣就得到了一個虛擬的64位的高精度計時器．在664．32MHz的主頻下，64位的計時器需要880年的時間才會發(fā)生一次翻轉(zhuǎn)．可以采用下面的函數(shù)讀取虛擬計時器csc的值：

inline unsigned long long rdtsc（void）

{

unsigned long count；

一

asm

一 volatile一（”mfcO／t％0， $9／n／t“ ：”=f”

（count））；

tsc．hltsc［1］+=（count tSC．~tscf0］=count；

return tsc．tsc；

}

在MIPS中，CP0協(xié)處理器中的11號寄存器可以作為實時時鐘使用．11號寄存器又稱為compare寄存器，它用來在

特定的時刻產(chǎn)生一個中斷，該寄存器被寫入一個初值后，便不斷的將此值與計時器中的值進行比較，一但二者相等，便觸發(fā)63號中斷 3．因此MIPS CPU的定時精度可以達到納秒級．

2．2 數(shù)據(jù)分析

通過上述方法獲得的時間序列是一個遞增數(shù)列，相鄰兩個元素之問的差值即是運動控制器的實際周期．為了盡可能

的減小測試誤差的影響，本文采用最小二乘法對時間序列進行擬合，得到時間序列的一條最佳逼進線，使用這條最佳逼進線來計算各周期的名義值 J．時問序列中的每一個元素與最佳逼進線之間的差值就是各個周期的調(diào)度抖動．

圖1是在正常負載下，前100個測試點與最佳逼進線的偏離值．剛開始的幾個點反映了較大的抖動，其中最大的抖動達到了228微秒．這個現(xiàn)象是正常的，因為運動控制器在剛開始運行的時候沒有將指令和數(shù)據(jù)加載到cache中，相應(yīng)的頁表也沒加載到TLB（Translation l_x~okaside Buffer）中，因此會不斷發(fā)生cache失效異常和TLB重填異常，這加重了系統(tǒng)的負擔，并延遲了運動控制器的執(zhí)行．從第40組數(shù)據(jù)以后，抖動趨于平穩(wěn)．在后面的測試中，均將前100組數(shù)據(jù)舍棄，從而可以更好的統(tǒng)計一般情況．

RTAI提供了兩種調(diào)度模式，分別是單觸發(fā)模式（oneshotmode）和周期模式（periodic mode）．在單觸發(fā)模式下，在每次執(zhí)行調(diào)度函數(shù)時，系統(tǒng)都需要根據(jù)當前的情況重新計算下次觸發(fā)定時中斷的時間，并對定時器進行編程．而周期模式只在時鐘初始化的時候?qū)Χ〞r器進行編程，以后便始終依賴這個固定的時鐘周期進行調(diào)度．單觸發(fā)模式下，系統(tǒng)的負擔較重，會在一定程度上影響系統(tǒng)的性能．本文分別在單觸發(fā)模式和周期模式下測試了運動周期的抖動．