• 受控基線
  • 一個裝配/測試現(xiàn)場，一個制造現(xiàn)場
• 40°C至85°C的擴(kuò)展溫度性能
• 增強的減少制造源（DMS）支持
• 增強產(chǎn)品更改通知
• 資格譜系
• 由兩個獨立子系統(tǒng)組成的200-MIPS雙核DSP < /li>
• 每個內(nèi)核都具有先進(jìn)的多總線架構(gòu)，具有三個獨立的16位數(shù)據(jù)存儲器總線和一個程序總線
• 40位算術(shù)邏輯單元（ALU），包括一個40位桶形移位器每個內(nèi)核有兩個40位累加器
• 每個內(nèi)核都有一個17位×17位并行乘法器，耦合到40位加法器，用于非流水線單周期乘法/累加（MAC）操作< /li>
• 每個核心都有比較，選擇和存儲單元（CSSU）用于維特比運算符的添加/比較選擇
• 每個核心都有一個n指數(shù)編碼器，用于計算單周期內(nèi)40位累加器值的指數(shù)值
• 每個內(nèi)核具有兩個地址發(fā)生器，帶有八個輔助寄存器和兩個輔助寄存器算術(shù)單元（ARAU）
< li>具有數(shù)據(jù)總線保持器功能的16位數(shù)據(jù)總線
• 512K字×16位擴(kuò)展程序地址空間
• 總計256K字×16位雙路和單路 - 訪問片上RAM（128K字x 16位雙向共享存儲器）
• 單指令重復(fù)和塊重復(fù)操作
• 32位長指令Word操作數(shù)
• 有兩個或三個操作數(shù)讀取的指令
• 從中斷快速返回
• 使用并行存儲和并行加載的算術(shù)指令
• 有條件存儲指令
• CLKOUT的輸出控制
• TOUT的輸出控制
• 使用IDLE1，IDLE2和IDLE3的功耗控制指令
• Dual用于低功耗，快速Opera的1.8V（核心）和3.3V（I /O）電源tions
• 10-ns單周期定點指令
• 通過兩個內(nèi)部8個元素FIFO進(jìn)行處理器間通信
• 12個直接存儲器訪問通道（DMA）無CPU負(fù)載的數(shù)據(jù)傳輸（每個子系統(tǒng)具有外部訪問的六個通道）
• 具有128通道選擇能力的六個多通道緩沖串行端口（McBSP）（每個子系統(tǒng)三個McBSP）
• 與外部存儲器接口引腳復(fù)用的16位主機端口接口（HPI）
• 軟件可編程鎖相環(huán)（APLL）提供多種時鐘選項（需要外部振蕩器）
• 開基于芯片掃描的仿真邏輯，IEEE標(biāo)準(zhǔn)1149-1 （JTAG）邊界掃描邏輯
• 兩個軟件可編程定時器（每個子系統(tǒng)一個）
• 軟件可編程等待狀態(tài)發(fā)生器（最多14個等待狀態(tài)）
• 以144針低配置提供Quad Flatpack（LQFP）（PGE后綴）包

符合JEDEC和行業(yè)標(biāo)準(zhǔn)的組件認(rèn)證，以確保在擴(kuò)展的溫度范圍。這包括但不限于高加速應(yīng)力測試（HAST）或偏壓85/85，溫度循環(huán)，高壓釜或無偏HAST，電遷移，鍵合金屬間壽命和模塑化合物壽命。此類鑒定測試不應(yīng)被視為超出規(guī)定的性能和環(huán)境限制使用該組件的合理性。
IEEE標(biāo)準(zhǔn)1149.1-1990標(biāo)準(zhǔn)測試訪問端口和邊界掃描架構(gòu)。