優(yōu)勢和特點

• 僅適用于3.3 V單電源軌操作
• 輸出頻率范圍： 25 MHz - 2,500 MHz
• 整數(shù)或小數(shù)N分頻模式頻率轉(zhuǎn)換
• 可配置LVDS兼容或LVPECL型差分輸出
• “電源優(yōu)先級”和“性能優(yōu)先級”模式
• <97 fs RMS抖動產(chǎn)生（12 kHz-20 MHz、2,500MHz、典型值）

• -163 dBc/Hz相位噪底可提高ADC/DAC SNR性能（最大輸出擺幅電平）
• PLL環(huán)路帶寬通過外部濾波器可調(diào)
• 輸出禁用/靜音控制
• 鎖定檢測信號
• 精確頻率模式以實現(xiàn)參考頻率調(diào)諧和0 Hz頻率誤差
• 40引腳6x6mm SMT封裝： 36mm2

產(chǎn)品詳情

HMC1035LP6GE是一款具有小數(shù)N分頻鎖相環(huán)(PLL)的低噪聲、寬帶3.3 V時鐘發(fā)生器IC，集成了電壓控制振蕩器(VCO)。 該器件提供頻率范圍為25 MHz至2500 MHz的差分時鐘輸出。 HMC1035LP6GE由低噪聲鑒相器(PD)和Σ-Δ型調(diào)制器組成，工作頻率范圍高達100 MHz，提供較寬的環(huán)路帶寬和出色的雜散性能。

HMC1035LP6GE在整個工作范圍內(nèi)提供業(yè)界領先的相位噪聲和抖動性能，可改善鏈路級抖動性能、誤碼率(BER)和眼圖指標。 出色的底噪聲(<-162 dBc/Hz)使HMC1035LP6GE非常適合各種應用，如高速數(shù)據(jù)轉(zhuǎn)換器、物理層器件(PHY)、串行器/解串器(SER DES)電路、FPGA和處理器的參考時鐘。 HMC1035LP6GE也可用作10G/40G/100G光學模塊和應答器的LO，以及10G/40G/100G線路卡、抖動衰減和頻率轉(zhuǎn)換的主參考時鐘。

HMC1035LP6GE的差分輸出可設置為用于LVPECL操作的外部端接，或用于LVDS兼容模式或LVPECL操作的內(nèi)部端接。 此外，輸出擺幅調(diào)整使該器件能夠靈活滿足各種信號電平要求。 該輸出可內(nèi)部端接以減少器件數(shù)并降低成本，或可采用標準LVPECL端接方法實現(xiàn)外部端接。 用戶利用輸出靜音功能可關閉輸出，如板測試或調(diào)試的需求。 LVPECL/LVDS、振幅選擇和輸出靜音功能均采用可編程SPI串行編程。

HMC1035LP6GE設計用于選擇電源優(yōu)先級或性能優(yōu)先級模式。 電源優(yōu)先級設置可降低器件功耗，而性能優(yōu)先級設置可提高抖動和相位噪聲性能。

24位Σ-Δ型調(diào)制器進一步增強了Hittite的精確頻率模式，用戶能夠在很多應用中產(chǎn)生誤差為0 Hz的輸出頻率。

應用

• 10G/40G/100G光學模塊、應答器、線路卡
• OTN和SONET /SDH應用
• 數(shù)據(jù)轉(zhuǎn)換器、采樣時鐘產(chǎn)生
• 蜂窩/4G基礎設施
• 高頻處理器/FPGA時鐘
• 任何頻率時鐘速率產(chǎn)生應用
• 替代低抖動SAW振蕩器
• 替代DDS
• 頻率轉(zhuǎn)換
• 頻率裕量微調(diào)

方框圖