隨著數(shù)字信號處理技術(shù)和計算機(jī)的刁、=斷發(fā)展，現(xiàn)代工業(yè)生產(chǎn)和科學(xué)技術(shù)研究都需要借助數(shù)字處理。進(jìn)行數(shù)字處理的先決條件是將所研究的對象進(jìn)行數(shù)字化，也即信息采集。隨著計算機(jī)技術(shù)的飛速發(fā)展和普及，信息采集系統(tǒng)也迅速得到應(yīng)用。應(yīng)用信息采集系統(tǒng)可獲得大量的動態(tài)信息，是研究瞬間物理過程的有力工具，也是獲取科學(xué)奧秘的重要手段之一。信息采集系統(tǒng)被廣泛應(yīng)用于雷達(dá)、圖像處理、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。本文主要研究了如何用現(xiàn)場可編程門陣列(FPGA：Virtex4一LX80)和數(shù)字信號處理芯片(DSP：TMS320C6727)作為數(shù)字平臺實(shí)現(xiàn)多通道信息采集系統(tǒng)。本文闡述了本設(shè)計所使用的關(guān)鍵技術(shù)，著重介紹了信息采集系統(tǒng)硬件設(shè)計方案和硬件電路，并對基于FPGA的信息采集過程以及外圍通訊接口進(jìn)行了詳細(xì)的描述，最后介紹了DSP的軟件設(shè)計以及系統(tǒng)的硬件測試。本設(shè)計采用16位A／D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，使用FPGA+DSP的體系結(jié)構(gòu)對系統(tǒng)進(jìn)行控制管理，使整個系統(tǒng)能夠協(xié)調(diào)工作。采用RS232與RS422接口與主機(jī)或其他設(shè)備相連，能夠?qū)崿F(xiàn)大量數(shù)據(jù)的傳送與存盤?？梢砸栽诰€或者聯(lián)機(jī)方式工作，大大的擴(kuò)展了系統(tǒng)的使用范圍。此外，由于FPGA實(shí)現(xiàn)了整個信息采集系統(tǒng)的接口和時序控制的功能，所以本文詳細(xì)論述了用Verilog HDL語言在FPGA內(nèi)實(shí)現(xiàn)數(shù)據(jù)采集時序控制、數(shù)據(jù)通訊等功能，并在ISE9．1開發(fā)環(huán)境下進(jìn)行了Modelsim仿真、綜合、調(diào)試。本設(shè)計以FPGA+DSP為體系結(jié)構(gòu)實(shí)現(xiàn)了多通道信息采集系統(tǒng)。