2014年8月25日更新更新內(nèi)容為超越函數(shù)計算器和CPU指令實現(xiàn)部分

　　斷斷續(xù)續(xù)終于做好了視頻和介紹就用日志一起發(fā)出來了。工程還未完工視頻展示計算器功能電子表和字符顯示器時序控制。

　　本工程基于一個叫Minecraft的游戲我使用的版本是1.4.7。之所以使用一個游戲作為平臺是因為這個游戲可以做到實時運行超大規(guī)模集成電路模型大于10000個邏輯門并且提供壯觀的可視化效果三維數(shù)字電路。

　　半年前我剛接觸這個游戲的時候想做一個簡單的計算器。國外玩家兩年前已經(jīng)有人做到了基于整數(shù)ALU和直連總線的機器。我開始規(guī)劃做一個16bit的計算器輸入輸出線路一樣是直連的也就是說這個計算器完全是專用的芯片連單片機的等級都不到。后來我發(fā)現(xiàn)這個游戲可以實現(xiàn)更加復(fù)雜的東西。原因很簡單游戲只提供了“或”“非”邏輯電路但理論上“或”“非”門可以表達一切邏輯。同時游戲提供的基于活塞機械的斷路繼電器的延時時序特性以及繼電器的鎖存特性會讓很多高級觸發(fā)器成為可能。換句話說FPGA能實現(xiàn)的東西這個游戲基本都能實現(xiàn)區(qū)別在于這個游戲提供的是一個純粹數(shù)學(xué)模型化的信號系統(tǒng)元器件是簡化的模型而不是現(xiàn)實中根據(jù)半導(dǎo)體材料設(shè)計的具有一定特性的電子元件在線路連接的拓撲結(jié)構(gòu)上也和現(xiàn)實中的電路不同。

　　在造計算器到一半的時候我打算改單片機也就是具有“圖靈完備性”的簡單計算機他可以執(zhí)行一切計算機程序。我規(guī)劃了指令集架構(gòu)儲存器架構(gòu)和指令發(fā)射方式等。隨著除法器可讀寫儲存器緩沖隊列等重要電路結(jié)構(gòu)的設(shè)計成功我開始有了一個大膽的設(shè)想嘗試實現(xiàn)一個具有流水線結(jié)構(gòu)總線結(jié)構(gòu)溢出中斷堆棧標志位寄存器基本的分支預(yù)測和亂序執(zhí)行等現(xiàn)代高級計算機技術(shù)的16bit RISC CPU以及一個附屬的包含超越函數(shù)的單精度浮點處理器32bit FPU目前只規(guī)劃作為計算器使用。

　　工程現(xiàn)在進展順利只是因為工程量巨大進度較慢。我已經(jīng)將16bit整數(shù)計算器改成了完全時序邏輯電路控制并且有溢出判斷的計算器。這在全世界Minecraft紅石電路玩家里應(yīng)該是首次。這個計算器作為片外系統(tǒng)借用CPU的ALU部分進行運算并經(jīng)過總線傳輸數(shù)據(jù)。目前CPU的ALU主儲存器和寄存器等EU部分已經(jīng)完工內(nèi)部環(huán)狀總線已經(jīng)完工CU部分也就是最繁瑣的部分正在建設(shè)中。而FPU部分已經(jīng)完成了加法器乘法器三角函數(shù)運算單元開方運算單元?，F(xiàn)在整個工程大約有10萬門以上的電路。

　　目前不可逾越的困難是游戲的基準單位延時t是0.1秒加載地圖最大范圍是長寬1024m高256m的范圍這就限制了計算機的運算速度以及造出來的硬件規(guī)模。特別是儲存器我的片上程序儲存器只有1kb這對于現(xiàn)實中的儲存器容量而言太小了。所以想利用這有限的空間做一個匯編編譯器簡易的操作系統(tǒng)實在是太困難。

　　對于工程的介紹我分為6部分信號系統(tǒng)硬件單元和硬件算法儲存器架構(gòu)和流水線指令集架構(gòu)總線和時鐘圖形顯示原理。我盡量用非專業(yè)的語言來介紹不可避免會用一些術(shù)語。

　　本工程需要的專業(yè)知識基本就是微機原理數(shù)字電路少許編譯原理和計算機圖形學(xué)。

　　先貼一張CPU架構(gòu)圖

　　其中每一個方框都代表一個或若干個硬件單元小一點的大約一兩百個門電路大的有幾千個門電路。架構(gòu)圖基本是按照實際距離做的在工程上方俯視看到的結(jié)構(gòu)和架構(gòu)圖可以一一對應(yīng)。下面的俯視圖對應(yīng)架構(gòu)圖的右半部分Data Bus以及其圍住的右下部分 PS目前決定把亂序執(zhí)行模塊取消。