這份應用文檔介紹了 Cortex3內核的ARM處理器的主要性能特點，及其相關的開發(fā)工具。這份應用文檔還介紹了現有的ARM工程如何移植到 Cortex-M3內核的ARM處理器上Cortex-3內核的ARM處理器是一款高性能、低成本，以及其低功耗的32位精簡指令處理器。這種內核的處理器僅僅支持 Thumb-2指令，不支持ARM指令系統(tǒng)。Cortex-M3內核是基于ARMv7M架構設計的，是一種高性能ARMv7架構的三種內核之一;這種內核也有低的中斷響應時間和劃分硬件的特性。 Cortex-M3內核也是CPU的內核，這種內核包括很多外設（一個嵌套向量中斷控制器、一個可選擇的存儲器保護單元、定時器、調試端口、一個可選擇的嵌入跟蹤宏單元）。 Cortex-M3內核的存儲器內存映射是固定的。1.1嵌套向量中斷控制器（NVIC）這一標準依賴于半導體廠商的落實執(zhí)行，嵌套向量中斷控制器支持多達240個外部中斷、這些多達256個不同的中斷優(yōu)先級來區(qū)分不同的中斷。嵌套向量中斷控制器支持電平觸發(fā)和脈沖觸發(fā)。當處理器響應中斷吋由硬件自動保存處理器狀態(tài);當處理器退出中斷時復位處理器狀態(tài)。嵌套冋量中斷控制器還支持中斷嵌Cortex-N3內核不同以前的ARM內核，通過嵌套向量控制器得到一張向量表這張 Cortex-M3的向量表包含異常處理和中斷服務程序的地址，和其它大多數ARM核不同是非指令的。最初的堆棧指針和復位的地址必須分別為0x0和0x4;這些值在處理器復位時裝入合適的處理器的寄存器

　　1.2存儲器保護單元（MPU）這個存儲器保護單元是 Cortex-M3內核可選擇的外設。如果內核集成了存儲器保護單元;這個外設提供一個強制的存儲器保護區(qū)，以及在這個區(qū)域的存取規(guī)則。這個存儲器保護單元支持多達八個不同的區(qū)域，并且每個區(qū)域又分成八個大小相同的子區(qū)域

　　1.3調試端口（DAP）調試端口使用AHB-AP總線接口連接處理器和其他外設。這種內核支持兩種不同的調試接口分別是JTAG調試接口（SWJ-DP）和兩線串行調試接口（SW-DP）。你使用這兩種接口的任意一種就可以調試 Cortex-M3內核的處理器，這些依賴于半導體廠商的落實執(zhí)行。

　　1.4存儲器映射不同于以前的ARM內核， Cortex-M3內核的器件的存儲器映射是固定的。這特性，在基于 Cortex-M3內核的處理器不同的系統(tǒng)中用戶很容易地使用軟件的接口。這些地址空間分成很多不同的段，如圖片1和表2所示。