微控制器（MCU）領(lǐng)域如今仍由 8 位和 16 位器件控制，但隨著更高性能的 32 位處理器開始在 MCU 市場創(chuàng)造巨大收益，在系統(tǒng)設(shè)計(jì)方面，芯片架構(gòu)師面臨著 PC 設(shè)計(jì)人員早在十年前便遇到的挑戰(zhàn)。盡管新內(nèi)核在速度和性能方面都在不斷提高，一些關(guān)鍵支持技術(shù)卻沒有跟上發(fā)展的步伐，從而導(dǎo)致了嚴(yán)重的性能瓶頸。

很多 MCU 完全依賴于兩種類型的內(nèi)部存儲(chǔ)器件。適量的 SRAM 可提供數(shù)據(jù)存儲(chǔ)所需的空間，而 NOR 閃存可提供指令及固定數(shù)據(jù)的空間。

在新 32 位內(nèi)核的尺寸和運(yùn)行速度方面，嵌入式 SRAM 技術(shù)正在保持同步。成熟的 SRAM 技術(shù)在 100MHz 的運(yùn)行范圍更易于實(shí)現(xiàn)。對(duì) MCU 所需的典型 RAM 容量來說，這個(gè)速度級(jí)別也更具成本效益。

但是標(biāo)準(zhǔn)的 NOR 閃存卻落在了基本 32 位內(nèi)核時(shí)鐘速度之后，幾乎相差一個(gè)數(shù)量級(jí)。當(dāng)前的嵌入式 NOR 閃存技術(shù)的存取時(shí)間基本為 50ns （20 MHz）。這在閃存器件和內(nèi)核間轉(zhuǎn)移數(shù)據(jù)的能力方面造成了真正的瓶頸，因?yàn)楹芏鄷r(shí)鐘周期可能浪費(fèi)在等待閃存找回特定指令上。

標(biāo)準(zhǔn)MCU 執(zhí)行模型——XIP （eXecute In Place）更加劇了處理器內(nèi)核速度和閃存存取時(shí)間之間的性能差距。

大容量存儲(chǔ)中的應(yīng)用容錯(cuò)及 SRAM較高的成本是選擇直接從閃存執(zhí)行的兩個(gè)主要原因。存儲(chǔ)在閃存內(nèi)的程序基本不會(huì)被系統(tǒng)內(nèi)的隨機(jī)錯(cuò)誤破壞，如電源軌故障。利用閃存直接執(zhí)行還無需為MCU器件提供足夠的 SRAM，來將應(yīng)用從一個(gè) ROM 或閃存器件復(fù)制至目標(biāo) RAM 執(zhí)行空間。

?

消除差距

理想的情況是，改進(jìn)閃存技術(shù)，以匹配32位內(nèi)核的性能。雖然當(dāng)前的技術(shù)有一定的局限，仍有一些有效的方法，可幫助架構(gòu)師解決性能瓶頸問題。

簡單的指令預(yù)取緩沖器和指令高速緩存系統(tǒng)在32位MCU設(shè)計(jì)中的采用，將大大提高M(jìn)CU的性能。下面將介紹系統(tǒng)架構(gòu)師如何利用這些技術(shù)將16位的MCU架構(gòu)升級(jí)至32位內(nèi)核CPU。