一般情況下，i2c 設(shè)備焊接沒什么問題，按照設(shè)備手冊一步步來，基本上就順風(fēng)順?biāo)軌蛴闷饋怼? 如果這么一個簡單的東西，有時候想要的結(jié)果死活不出來，反復(fù)檢查問題的原因，查詢解決辦法，核查設(shè)備的數(shù)據(jù)手冊，甚至發(fā)送和接收的每一條命令與數(shù)據(jù)都知道是什么意思，仍然無法解決問題，那該怎么辦呢? 本文主要針對 i2c 設(shè)備，講解如何解決 i2c 設(shè)備主機與從機直接無法正常數(shù)據(jù)交互的問題，側(cè)重點是針對硬件設(shè)計不太合理、i2c 設(shè)備設(shè)計不標(biāo)準(zhǔn)導(dǎo)致總線故障的情況，并且通過分析現(xiàn)象，提出解決方案。 對于在設(shè)備初始化中，沒有設(shè)置相應(yīng)的寄存器或者發(fā)送命令，而導(dǎo)致的無法獲取想要的數(shù)據(jù)情況，不作詳細(xì)介紹。 一、i2c 基本用法 i2c 總線是一種簡單、雙向二線制同步串行總線。所有主機在 SCL 線上產(chǎn)生它們自己的時鐘來傳輸總線上的報文，SDA 線傳輸每個字節(jié)必須為 8 位，每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制，每個字節(jié)后必須跟一個響應(yīng)位。 在空閑狀態(tài)時，SCL 與 SDA 均為高電平。 通常一些低功耗 i2c 設(shè)備，芯片引腳使用上拉輸出即可滿足與其正常數(shù)據(jù)交互，還有一些 i2c 設(shè)備，則需要在總線上外加一個上拉電阻，此時相應(yīng)的 I/O 配置成開漏輸出，其他的按照芯片手冊進(jìn)行標(biāo)準(zhǔn)配置。 二、硬件問題匯總 2.1 無法正常拉高拉低引腳 首先確定 SDA 與SCL 引腳能夠被拉高、拉低，檢測方式直接軟件控制 I/O 口輸出引腳低電平/高電平，測量引腳電壓是否能夠隨著芯片引腳的設(shè)置輸出相應(yīng)的狀態(tài)。 如果不能被拉低，檢測虛焊、上拉電阻斷開、i2c 設(shè)備是否正常、芯片引腳是否損壞等問題，確保能夠正常被拉高或者拉低。 2.2 電氣特性無法滿足 如果正常拉高、拉低的情況下，依然無法正常讀取數(shù)據(jù)，通常建議，根據(jù)負(fù)載電流更換小阻值的電阻。 如果需要詳細(xì)知道原因，就具體查詢 i2c 設(shè)備電氣特性，大多數(shù) i2c 設(shè)備電氣特性，大致下圖所示 通常這塊內(nèi)容在 i2c 設(shè)備電氣特性這一塊，主要講解電平拉高拉低的最長時間、最短時間，以及處于高電平與電平的閾值與持續(xù)時間等等內(nèi)容。 硬件設(shè)計，為了降低單片機的功耗與保護(hù)芯片引腳，在滿足負(fù)載電流和負(fù)載電容相關(guān)要求的前提下，阻值設(shè)置通常比較大。 如果同一個總線上掛載多個 i2c 設(shè)備， 即使在 I/O 口配置正確的前提下，也會導(dǎo)致驅(qū)動能力不足。 現(xiàn)象是拉高電壓不足，在拉高、拉低過程中消耗時間過長。這兩個問題通常還引起??據(jù)線與時鐘線：拉高時，高電壓持續(xù)時間過短;拉低時，低電壓持續(xù)時間過短。 用示波器抓取圖形：從波形上看，顯示是尖波、斜波、雜波等不符合 i2c 設(shè)備電氣特性的波形；從數(shù)據(jù)上看，數(shù)據(jù)線高電平持續(xù)時間過小 ，上升沿時間過長 ，下降沿時間過長等等數(shù)據(jù)超出設(shè)備電氣特性的有效值。典型雜波圖，如下所示