一 實(shí)驗(yàn)?zāi)康?/p>

　　掌握Mealy型時(shí)序電路設(shè)計(jì)方法。

　　驗(yàn)證所設(shè)計(jì)電路的邏輯功能。

　　體會(huì)狀態(tài)分配對(duì)電路復(fù)雜性的影響

　　二 實(shí)驗(yàn)原理

　　同步時(shí)序電路有Mealy型和Moore型兩類：所謂Mealy型同步時(shí)序電路是指電路的輸出是時(shí)序邏輯電路的輸出狀態(tài)及控制輸入的函數(shù)；所謂Moore型同步時(shí)序電路是指電路輸出只是時(shí)序電路的輸出狀態(tài)的函數(shù)。但這兩種電路的設(shè)計(jì)過程是基本相同的，設(shè)計(jì)步驟如下：

　　分析設(shè)計(jì)任務(wù)，設(shè)置狀態(tài)，畫出狀態(tài)轉(zhuǎn)換表。這是設(shè)計(jì)過程中最重要的一步，只有對(duì)所設(shè)計(jì)的任務(wù)有全面深刻的理解，并且掌握一定設(shè)計(jì)經(jīng)驗(yàn)和技巧，才能作出一個(gè)既完整又簡(jiǎn)單的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。

　　狀態(tài)化簡(jiǎn)。狀態(tài)的多少直接影響到電路的復(fù)雜程度，因此設(shè)計(jì)時(shí)必須把原始狀態(tài)化簡(jiǎn)為“最簡(jiǎn)狀態(tài)”。同時(shí)根據(jù)化簡(jiǎn)后的狀態(tài)數(shù)確定“記憶電路”的單元數(shù)。如果化簡(jiǎn)后的狀態(tài)數(shù)是m，則記憶單元數(shù)是r為：

　　r≥log2m

　　r取整數(shù)。

　　狀態(tài)分配。這是利用二進(jìn)制碼對(duì)狀態(tài)進(jìn)行編碼的過程，其目的在于簡(jiǎn)化時(shí)序邏輯電路中的組合網(wǎng)絡(luò)。狀態(tài)分配是一個(gè)非常困難的問題，只能在設(shè)計(jì)時(shí)進(jìn)行比較才能判別狀態(tài)分配是否合理。

　　觸發(fā)器選型。通?？赏ㄟ^實(shí)際所能提供的觸發(fā)器類型進(jìn)行設(shè)計(jì)。選定觸發(fā)器后，則根據(jù)狀態(tài)轉(zhuǎn)換真值表和觸發(fā)器激勵(lì)表作出觸發(fā)器控制輸入函數(shù)的卡諾圖，然后對(duì)卡諾圖化簡(jiǎn)，求出各觸發(fā)器的激勵(lì)函數(shù)和輸出函數(shù)。

　　作出電路圖，對(duì)“孤立”狀態(tài)進(jìn)行檢查。