近年來隨著便攜式電子產(chǎn)品的普及，以及計(jì)算機(jī)、通訊和汽車等行業(yè)的迅速發(fā)展，電源管理芯片的需求量不斷增大，同時(shí)對(duì)其性能的要求也不斷提高。LDO具有低成本、電路結(jié)構(gòu)簡單、占用芯片面積小等優(yōu)點(diǎn)，這些優(yōu)點(diǎn)使其成為電源管理芯片的研究熱點(diǎn)之一。

　　本文重點(diǎn)研究了一種快速瞬態(tài)響應(yīng)LDO的設(shè)計(jì)與實(shí)現(xiàn)。通過研究對(duì)比幾種已有的快速瞬態(tài)響應(yīng)方案，最終設(shè)計(jì)了一種響應(yīng)速度快，穩(wěn)定性好的LDO電路。本設(shè)計(jì)采用了緩沖級(jí)結(jié)構(gòu)的電路，將運(yùn)算放大器與功率器件隔離，通過增加緩沖級(jí)sink和source電流的能力，使功率器件在負(fù)載跳變時(shí)柵極也能夠及時(shí)響應(yīng)，從而可以避免較大的電壓上沖與下沖。由于本設(shè)計(jì)是無片外電容LDO，主極點(diǎn)設(shè)置在誤差放大器輸出端，較大的環(huán)路帶寬在一定程度上提高了瞬態(tài)響應(yīng)性能。同時(shí)，為了解決加入緩沖級(jí)電路帶來的穩(wěn)定性問題，本文采用密勒補(bǔ)償和前饋補(bǔ)償對(duì)其進(jìn)行頻率補(bǔ)償，從而增加系統(tǒng)的相位裕度，使其穩(wěn)定。

　　本設(shè)計(jì)采用CSMC0.5um工藝，利用Cadence工具完成了整體電路的設(shè)計(jì)、仿真和版圖設(shè)計(jì)，并進(jìn)行了流片。測試結(jié)果表明芯片的工作電壓范圍為2.9V-5.5V，輸出電壓為2.5V，線性調(diào)整率和負(fù)載調(diào)整率分別為0.13%/V和1.15%/A。LDO由10mA跳變到300mA時(shí)，瞬態(tài)響應(yīng)時(shí)間為12.4us，下沖電壓為48mV；由300mA跳變到10mA時(shí)，瞬態(tài)響應(yīng)時(shí)間為11.6us，上沖電壓為36mV。測試結(jié)果表明該芯片具有較好的穩(wěn)壓效果，基本達(dá)到了設(shè)計(jì)指標(biāo)。