Cortex-M3處理器構(gòu)建在高性能處理器核心之上，采用三級(jí)流水線哈佛架構(gòu)，非常適合高要求的嵌入式應(yīng)用。該處理器通過(guò)高效的指令集和廣泛優(yōu)化的設(shè)計(jì)，提供高端處理硬件，包括單周期32x32乘法和專用硬件除法。

　　為了便于成本敏感設(shè)備的設(shè)計(jì)，Cortex-M3處理器實(shí)現(xiàn)了緊密耦合的系統(tǒng)組件，減少了處理器面積，同時(shí)顯著提高了中斷處理和系統(tǒng)調(diào)試能力。Cortex-M3處理器實(shí)現(xiàn)Thumb?指令集的一個(gè)版本，確保高代碼密度和減少程序內(nèi)存需求。Cortex-M3指令集具有8位和16位微控制器的高代碼密度，提供了現(xiàn)代32位體系結(jié)構(gòu)所期望的卓越性能。Cortex-M3處理器緊密集成了一個(gè)可配置的嵌套中斷控制器（NVIC），以提供業(yè)界領(lǐng)先的中斷性能。NVIC包括一個(gè)不可屏蔽中斷（NMI），并提供高達(dá)256個(gè)中斷優(yōu)先級(jí)。處理器核心和NVIC的緊密集成提供了中斷服務(wù)例程（isr）的快速執(zhí)行，極大地降低了中斷延遲。這是通過(guò)硬件堆疊寄存器來(lái)實(shí)現(xiàn)的，并且能夠掛起多個(gè)加載和存儲(chǔ)多個(gè)操作。中斷處理程序不需要任何匯編程序存根，從而消除了ISR中的任何代碼開(kāi)銷。尾鏈優(yōu)化還可以顯著降低從一個(gè)ISR切換到另一個(gè)ISR時(shí)的開(kāi)銷。為了優(yōu)化低功耗設(shè)計(jì)，NVIC集成了睡眠模式，其中包括深度睡眠功能，使STM32進(jìn)入STOP或STDBY模式。