時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零 PPM（百萬分之一）合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出，用于驅(qū)動打印機(jī)、掃描儀和路由器等應(yīng)用系統(tǒng)的子系統(tǒng)，例如處理器、FPGA、數(shù)據(jù)轉(zhuǎn)換器等。此類復(fù)雜系統(tǒng)需要動態(tài)更新參考時(shí)鐘的頻率，以實(shí)現(xiàn) PCIe 和以太網(wǎng)等其它諸多協(xié)議。 時(shí)鐘 IC 屬于 I2C 從器件，需要主控制器來配置內(nèi)部 PLL 邏輯，其控制邏輯可以寫入微控制器內(nèi)。作為 I2C 主機(jī)，微控制器將配置寫入時(shí)鐘 IC 的內(nèi)部易失性存儲器并控制 PLL。因此，可以通過板上 MCU - IC 組合進(jìn)行系統(tǒng)時(shí)鐘頻率的動態(tài)更新?？删幊涛⒖刂破鳛楦咝阅軙r(shí)鐘 IC 提供控制邏輯能力，通過減少板載 IC和板上走線使整體設(shè)計(jì)更加緊湊，并降低最終物料成本。 操作理論 圖 1 為高性能時(shí)鐘設(shè)備的基本 PLL 架構(gòu)。該設(shè)計(jì)使用比例因子為 PLL 輸出端口提供時(shí)鐘合成。最終輸出頻率的基本公式為： fREF 為輸入?yún)⒖季w頻率（在多數(shù)應(yīng)用中通常為 8 MHz 至 48 MHz）。 DIV_R（DIV_R1 和 DIV_R2）是輸入頻率參考的分頻因子。此類分頻器名為預(yù)分頻器。 DIV_N 為小數(shù) N 分頻因子。 DIV_O（DIV-O1、DIV-O2、DIV-O3 和 DIV-O4）為輸出前的后分頻因子。 圖 1：簡化高性能時(shí)鐘的 PLL 架構(gòu)框圖 圖1中的橙色框圖為參數(shù)，使用這些參數(shù)的方程式為可編程方程式。這些參數(shù)可以在出廠時(shí)寫入時(shí)鐘設(shè)備的非易失性存儲器。時(shí)鐘設(shè)備具有內(nèi)部易失性和非易失性存儲器，兩個(gè)存儲器互相復(fù)制其內(nèi)容。非易失性存儲器在出廠時(shí)已被寫入所需配置，在最終應(yīng)用中，當(dāng)設(shè)備啟動電源時(shí)，非易失性存儲器的內(nèi)容會被復(fù)制到易失性存儲器。同時(shí)，PLL 產(chǎn)生所需的默認(rèn)時(shí)鐘輸出。 時(shí)鐘 IC 的重要特性之一就是通過 I2C 接口實(shí)現(xiàn)運(yùn)行時(shí)可編程。通過可編程功能，用戶可以更改設(shè)備的易失性存儲器內(nèi)容以進(jìn)行即時(shí)更改。只需使用適當(dāng)?shù)?I2C 指令，就可以通過主控制器實(shí)現(xiàn)用戶配置文件的即時(shí)編程功能。 設(shè)備的非易失性存儲器還可以存儲預(yù)定義的多用戶配置。用戶可以使用頻率選擇 (Frequency Select, FS) 功能以選擇其中一個(gè)配置。該 FS - 位為設(shè)備中可用的 CMOS 輸入引腳。FS 引腳應(yīng)用 N - 位外部 CMOS 信號，然后內(nèi)部選擇存儲在非易失性存儲器中的一個(gè)配置文件，這個(gè)配置文件同樣也被復(fù)制到了易失性存儲器，PLL 則輸出不同的信號。 同時(shí)，微控制器通過 I2C 提供數(shù)據(jù)來控制高頻時(shí)鐘。使用微控制器的優(yōu)點(diǎn)是，它具有不同的通信外設(shè)和通信協(xié)議，如 I2C、SPI、UART、藍(lán)牙、ZigBee 等，使得系統(tǒng)能夠以主從配置將數(shù)據(jù)傳輸?shù)狡渌⒖刂破鳎部梢允褂靡粋€(gè)自定義的應(yīng)用傳輸至安卓和 iOS 設(shè)備。此外，微控制器還配有各種 IDE 工具用于簡化設(shè)計(jì)。這可以更好地證明使用 I2C 指令來配置 PLL 參數(shù)、編寫并驗(yàn)證定制應(yīng)用程序是合適的。 高性能時(shí)鐘的應(yīng)用需求 高性能時(shí)鐘 IC 專為消費(fèi)者、工業(yè)和網(wǎng)絡(luò)應(yīng)用而設(shè)計(jì)。此類時(shí)鐘 IC 具有多個(gè)從不同 PLL 導(dǎo)出的差分輸出和單端輸出，并且可以通過 I2C 接口實(shí)現(xiàn)可編程功能。此外，高性能時(shí)鐘 IC不僅可以支持 PCI Express (PCIe) 1.0 / 2.0 / 3.0、USB 2.0 / 3.0 和萬兆以太網(wǎng) (GbE）等關(guān)鍵接口標(biāo)準(zhǔn)的參考時(shí)鐘。還能支持壓控晶體振蕩器 (VCXO) 和頻率選擇 (FS)等其他增值功能。 高性能時(shí)鐘 IC 采用設(shè)計(jì)實(shí)現(xiàn) I2C 從機(jī)模式。因此，需要一個(gè)板載 I2C 主機(jī)來控制以下可編程功能： 通過 I2C 接口進(jìn)行系統(tǒng)內(nèi)編程 通過頻率選擇 (FS) 引腳更新配置 外部復(fù)位操作 壓控晶體振蕩器 (VCXO) 操作 圖 2：微控制器 - 高性能時(shí)鐘接口電路 微控制器在時(shí)鐘 IC PLL 控制中的作用 如圖 2 所示，將時(shí)鐘 IC 連接到微控制器電路。時(shí)鐘 IC 具有內(nèi)部 PLL 模塊，其功能是提供作為固定直流電壓的調(diào)諧電壓 (Vtune) ，而調(diào)諧電壓將隨頻段而變化。PLL 模塊在輸入端接收本地振蕩器頻率，由內(nèi)部前置放大器放大信號。另外，預(yù)分頻器對輸入頻率進(jìn)行下變頻，并將其作為輸入傳送至相位比較器。 圖 3：PLL 模塊的微控制器控制 微控制器通過 I2C 發(fā)送數(shù)據(jù)到可編程分頻器。該分頻器也接收來自參考振蕩器（例如 4 MHz 晶體振蕩器）的輸入。相位比較器（即相位檢測器）通過預(yù)分頻器接收本地振蕩器頻率（例如 87.15 MHz），還通過參考分頻器和參考振蕩器接收微控制器的輸入（例如，87.15 MHz）。如果兩個(gè)輸入都匹配，相位比較器將提供 Vtune 調(diào)諧電壓。一旦本地振蕩器頻率與微控制器頻率數(shù)據(jù)之間稍有不匹配，都將無法提供調(diào)諧電壓 (Vtune) 和輸出。圖 3 所示為完整的框圖。 在微控制器的幫助下，PLL 通過調(diào)諧本地振蕩器頻率產(chǎn)生閉環(huán)，并在輸出端產(chǎn)生調(diào)諧電壓。調(diào)諧電壓將從較低頻率信道增加到較高頻率信道。通過改變預(yù)分頻器和可編程分頻器的值，微控制器可以調(diào)整步長。 步長 =（本地振蕩器頻率/預(yù)分頻器）X（可編程分頻器/參考振蕩器） 表 1 所示為部分配置 通過 I2C 接口進(jìn)行系統(tǒng)內(nèi)編程 系統(tǒng)內(nèi)編程可為系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)快速有效的迭代。編程數(shù)據(jù)序列可通過 SCL 和 SDA 引腳傳送到時(shí)鐘器件，把操作順序編程至板載微控制器（主設(shè)備）中，通過命令和數(shù)據(jù)在運(yùn)行時(shí)與從機(jī)時(shí)鐘進(jìn)行交互。 此處為系統(tǒng)示例，其中時(shí)鐘信號必須以采樣率的倍數(shù)為準(zhǔn)。該時(shí)鐘頻率在 155.52 MHz 和 156.25 MHz 兩組頻率之間變動。這意味著驅(qū)動串行控制器的時(shí)鐘必須能夠在這兩個(gè)值之間靈活切換。微控制器主設(shè)備可以訪問并修改寫入易失性存儲器的 PLL 配置，從而滿足這兩個(gè)頻率需求。 通過頻率選擇 (FS) 引腳更新配置 高性能時(shí)鐘設(shè)備支持包含個(gè)性化配置的多個(gè)用戶配置文件。在 FS 引腳轉(zhuǎn)換方面，高性能時(shí)鐘器件具有兩個(gè)時(shí)序規(guī)格 - 快速切換和慢速切換。