PLL 頻率合成器基本構(gòu)建模塊 PLL 頻率合成器可以從多個基本構(gòu)建模塊的角度來考察。我們在前面已經(jīng)提到過這個問題，下面將更加詳細(xì)地進(jìn)行探討：鑒頻鑒相器（PFD） 參考計(jì)數(shù)器（R） 反饋計(jì)數(shù)器（N） 鑒頻鑒相器（PFD） 頻率合成器的核心是鑒相器，也稱鑒頻鑒相器。在鑒相器中，將比較參考頻率信號與從 VCO 輸出端反饋回來的信號，結(jié)果得到的誤差信號用于驅(qū)動環(huán)路濾波器和 VCO。在數(shù)字 PLL （DPLL）中，鑒相器或鑒頻鑒相器是一個邏輯元件。三種最常用的實(shí)現(xiàn)方法為：異或（EXOR）柵極 J-K 觸發(fā)器數(shù)字鑒頻鑒相器這里，我們只考慮 PFD，這也是 ADF4110 和 ADF4210 頻率合成器系列中使用的元件，因?yàn)榕c EXOR 柵極和 J-K 觸發(fā)器不同，處于解鎖狀態(tài)時，其輸出為頻差以及兩個輸入間相差的函數(shù)。圖 1 所示為 PFD 的一種實(shí)現(xiàn)方案，該類器件基本上由兩個 D 型觸發(fā)器組成。一路 Q 輸出使能正電流源，另一路 Q 輸出則使能負(fù)電流源。假設(shè)本設(shè)計(jì)中 D 型觸發(fā)器由正邊沿觸發(fā)，則狀態(tài)為（Q1， Q2）： 11–兩個輸出均為高電平，由反饋至觸發(fā)器上 CLR 引腳的 AND 柵極（U3）禁用。 00–P1 和 N1 均關(guān)閉，輸出 OUT 實(shí)際處于高阻抗?fàn)顟B(tài)。 10–P1 開啟，N1 關(guān)閉，輸出位于 V+。 01–P1 關(guān)閉，N1 開啟，輸出位于 V–。