電子發(fā)燒友網(wǎng)>電子資料下載>電子資料>如何評(píng)估和使用零延遲時(shí)鐘緩沖器來(lái)保護(hù)同步數(shù)字系統(tǒng)中的時(shí)序

如何評(píng)估和使用零延遲時(shí)鐘緩沖器來(lái)保護(hù)同步數(shù)字系統(tǒng)中的時(shí)序

2512974 2022-11-25 | pdf | 274.04KB | 次下載 | 免費(fèi)

資料介紹

隨著數(shù)字系統(tǒng)性能的提高，設(shè)計(jì)人員需要越來(lái)越仔細(xì)地關(guān)注時(shí)鐘生成和分配電路的設(shè)計(jì)，以避免時(shí)鐘分配時(shí)序的差異或不確定性。此類(lèi)問(wèn)題會(huì)降低系統(tǒng)性能、減少時(shí)序余量或?qū)е鹿δ苠e(cuò)誤。為避免與時(shí)序偏差相關(guān)的問(wèn)題，設(shè)計(jì)人員可以使用零延遲時(shí)鐘緩沖器。隨著數(shù)字系統(tǒng)性能的提高，設(shè)計(jì)人員需要越來(lái)越仔細(xì)地關(guān)注時(shí)鐘生成和分配電路的設(shè)計(jì)，以避免時(shí)鐘分配時(shí)序的差異或不確定性。此類(lèi)問(wèn)題會(huì)降低系統(tǒng)性能、減少時(shí)序余量或?qū)е鹿δ苠e(cuò)誤。為避免與時(shí)序偏差相關(guān)的問(wèn)題，設(shè)計(jì)人員可以使用零延遲時(shí)鐘緩沖器。典型的同步數(shù)字系統(tǒng)使用公共時(shí)鐘來(lái)保持操作的順序。該時(shí)鐘必須分配給所有時(shí)序元件，以保持系統(tǒng)以所需速率運(yùn)行，通常使用閉環(huán)控制來(lái)減少時(shí)序偏差。零延遲時(shí)鐘緩沖器使用鎖相環(huán) (PLL) 來(lái)保證緩沖時(shí)鐘輸出與參考時(shí)鐘輸入對(duì)齊，從而確保近乎完美的時(shí)鐘時(shí)序。典型的同步數(shù)字系統(tǒng)使用公共時(shí)鐘來(lái)保持操作的順序。該時(shí)鐘必須分配給所有時(shí)序元件，以保持系統(tǒng)以所需速率運(yùn)行，通常使用閉環(huán)控制來(lái)減少時(shí)序偏差。零延遲時(shí)鐘緩沖器使用鎖相環(huán) (PLL) 來(lái)保證緩沖時(shí)鐘輸出與參考時(shí)鐘輸入對(duì)齊，從而確保近乎完美的時(shí)鐘時(shí)序。本文將描述零延遲時(shí)鐘緩沖器，使用 Cypress Semiconductor、本文將描述零延遲時(shí)鐘緩沖器，使用 Cypress Semiconductor、Integrated Device Technology Inc. (IDT)Integrated Device Technology Inc. (IDT)和和ON SemiconductorON Semiconductor的示例解決方案解釋它們的工作原理，并詳細(xì)說(shuō)明如何控制時(shí)鐘偏差。它還將研究測(cè)試方法以確保這些設(shè)備的穩(wěn)定性。的示例解決方案解釋它們的工作原理，并詳細(xì)說(shuō)明如何控制時(shí)鐘偏差。它還將研究測(cè)試方法以確保這些設(shè)備的穩(wěn)定性。時(shí)鐘偏差時(shí)鐘偏差在同步數(shù)字系統(tǒng)中，時(shí)鐘可能會(huì)在不同的時(shí)間到達(dá)電路的不同部分，從而導(dǎo)致時(shí)鐘偏移。時(shí)鐘偏差會(huì)降低時(shí)序裕度并導(dǎo)致系統(tǒng)出現(xiàn)故障（圖 1）。在同步數(shù)字系統(tǒng)中，時(shí)鐘可能會(huì)在不同的時(shí)間到達(dá)電路的不同部分，從而導(dǎo)致時(shí)鐘偏移。時(shí)鐘偏差會(huì)降低時(shí)序裕度并導(dǎo)致系統(tǒng)出現(xiàn)故障（圖 1）。圖 1：時(shí)鐘時(shí)間偏差如何影響流水線寄存器操作的簡(jiǎn)單示例。偏斜時(shí)鐘可能會(huì)違反設(shè)置和/或保持要求，從而導(dǎo)致不確定的輸出狀態(tài)。（圖片來(lái)源：IDT）圖 1：時(shí)鐘時(shí)間偏差如何影響流水線寄存器操作的簡(jiǎn)單示例。偏斜時(shí)鐘可能會(huì)違反設(shè)置和/或保持要求，從而導(dǎo)致不確定的輸出狀態(tài)。（圖片來(lái)源：IDT）考慮一個(gè)由兩個(gè)寄存器組成的簡(jiǎn)單同步系統(tǒng)。數(shù)據(jù)通過(guò)寄存器流水線傳輸，因此寄存器 X 的輸出 QX 是寄存器 Y 的輸入。時(shí)鐘通過(guò)獨(dú)立緩沖器并指定為 CLK1 和 CLK2 饋送到寄存器。如果時(shí)鐘之間沒(méi)有偏差，如圖 (a) 所示，滿足寄存器設(shè)置 (t 考慮一個(gè)由兩個(gè)寄存器組成的簡(jiǎn)單同步系統(tǒng)。