1.。 項(xiàng)目名稱： HF/VHF數(shù)字調(diào)制多功能發(fā)射機(jī)
　　2.。 項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況：
　　本項(xiàng)目主要的內(nèi)容是：設(shè)計(jì)制作一臺能工作在HF及VHF波段的數(shù)字調(diào)制發(fā)射機(jī)，能提供AM， FM，DSB，SSB等語音通信調(diào)制模式，及ASK，F(xiàn)SK，PSK等數(shù)據(jù)通信調(diào)制模式。 話筒輸入的語音信號經(jīng) AC97 Audio CODEC 編碼后輸入FPGA進(jìn)行數(shù)字調(diào)制， 電鍵和RS—232接口輸入的數(shù)字信號經(jīng)FPGA進(jìn)行數(shù)字調(diào)制，各種調(diào)制模式能在瞬間互相切換。
　　目前的進(jìn)展情況：本項(xiàng)目已通過可行性論證，證實(shí)方案可行?，F(xiàn)在正在進(jìn)行子模塊的功能劃分，以及子模塊性能參數(shù)的初步確定。
　　3.。 項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)的論述：
　　本項(xiàng)目的關(guān)鍵技術(shù)是：數(shù)字實(shí)時(shí)調(diào)制;FPGA乘法器的復(fù)用;雙路DAC正交輸出;DDS和FPGA的綜合運(yùn)用。
　　數(shù)字實(shí)時(shí)調(diào)制，要求對FPGA的邏輯資源有深入的了解。通過合理設(shè)計(jì)邏輯電路，運(yùn)用流水線技術(shù)，提高FPGA的信號處理速度，以滿足數(shù)字實(shí)時(shí)調(diào)制對FPGA處理速度的嚴(yán)苛要求。
　　由于FPGA的乘法器數(shù)量有限，通過邏輯單元構(gòu)成乘法器則會消耗大量的邏輯單元，不但不符合對成本效益的要求，而且這樣往往也不能滿足多調(diào)制模式數(shù)字調(diào)制器對乘法器的龐大需求。在設(shè)計(jì)多調(diào)制模式數(shù)字調(diào)制器時(shí)必須考慮如何把有限的乘法器通過復(fù)用來減少對乘法器的需求，盡可能利用FPGA內(nèi)部的乘法器，而不利用邏輯單元來構(gòu)成乘法器。若用DSP芯片來實(shí)現(xiàn)多調(diào)制模式數(shù)字調(diào)制器， DSP芯片內(nèi)部的乘法器在程序運(yùn)行時(shí)就能得到復(fù)用，因此在實(shí)現(xiàn)多調(diào)制模式數(shù)字調(diào)制器的時(shí)候往往采用DSP芯片的方案而不采用FPGA的方案。
　　雙路DAC正交輸出與后面的DDS，兩路混頻器和加發(fā)器共同構(gòu)成鏡像抑制混頻器，用于把DAC輸出的信號進(jìn)行頻率的搬移，以滿足輸出信號覆蓋HF和VHF頻段的設(shè)計(jì)要求。由于兩路DAC后接的LPF的相頻特性不可能完全一致，因此在FPGA中必須考慮增加補(bǔ)償算法。
　　本項(xiàng)目的創(chuàng)新點(diǎn)在于：通過對各種調(diào)制模式Verilog實(shí)現(xiàn)的改進(jìn)，在保證滿足實(shí)時(shí)調(diào)制的情況下，復(fù)用乘法器，把邏輯單元的消耗減少到最低，從而減少系統(tǒng)的功耗。空余的邏輯單元為后繼的系統(tǒng)升級留下足夠的邏輯單元資源。并且可以提供比多DSP芯片方案更高的可靠性和集成度，符合現(xiàn)代消費(fèi)電子產(chǎn)品對體積的嚴(yán)苛要求。
　　利用DDS+FPGA數(shù)字調(diào)制方案，相對于市面上消費(fèi)通訊產(chǎn)品大量采用的模擬調(diào)制方案，具有可靠性高，抗干擾能力強(qiáng)，體積小，調(diào)試容易，設(shè)備升級容易等優(yōu)點(diǎn)。
　　4.。 技術(shù)成熟性和可靠性論述：
　　技術(shù)成熟性：
　　以DAC+FPGA的基本方案為基礎(chǔ)。配合DDS專用芯片產(chǎn)生正交本地振蕩信號，利用AC97 Audio CODEC進(jìn)行音頻信號的采樣與編碼，采用RS-232接口與PC機(jī)進(jìn)行通訊，以MCU，LCD，鍵盤作為人機(jī)交互界面。以上這些是本系統(tǒng)的主要組成模塊，它們都具有高成熟性的特點(diǎn)，采用這些模塊構(gòu)成的設(shè)備現(xiàn)正被大量生產(chǎn)和銷售，因此本系統(tǒng)所采用的基本技術(shù)是十分成熟的。
　　技術(shù)可靠性：
　　本設(shè)計(jì)項(xiàng)目以V2PRO硬件開發(fā)平臺為基礎(chǔ)，配合雙路DAC，DDS信號發(fā)生，混頻電路，以及寬帶放大器，人機(jī)交互模塊構(gòu)成。 V2PRO硬件開發(fā)平臺具有集成度高，擴(kuò)展容易的特點(diǎn)，還集成有AC97 Audio CODEC和穩(wěn)壓供電電路，因而V2PRO硬件開發(fā)平臺具有高可靠性的特點(diǎn)。
　　雙路DAC，DDS信號發(fā)生器，寬帶放大器均采用專用芯片構(gòu)成，混頻電路則采用混頻器模塊， 人機(jī)交互模塊沒有采用FPGA內(nèi)部的PowerPC來完成，主要是基于EMI/EMC的考慮，避免把外部的干擾引入FPGA影響系統(tǒng)輸出信號的質(zhì)量。 人機(jī)交互模塊采用工業(yè)級的具有相當(dāng)抗干擾能力的單片機(jī)，程序采用代碼陷阱等方法提高抗干擾能力， 人機(jī)交互模塊的電路嚴(yán)格按照EMI/EMC的要求設(shè)計(jì)，增加各種抗干擾電路，并且在經(jīng)過充分測試后才接入系統(tǒng)。上述電路由于大量采用專用芯片和模塊來代替分立元件電路以及以嚴(yán)謹(jǐn)?shù)木襁M(jìn)行設(shè)計(jì)，因此具有可靠性高，調(diào)試容易，體積小巧等優(yōu)點(diǎn)。