Altium Designer的使用教學(xué)與技巧分享（四）

對于很多的電子行業(yè)從業(yè)者或者是在校電子類專業(yè)的大學(xué)生，那一定有聽過鼎鼎大名的Altium Designer軟件了，這個軟件可以說是五臟俱全，涵蓋了電子行...

2023-11-06 標簽：Altium反相器軟件 2.4k 0

晶體管級施密特觸發(fā)器實用原理解析

其實像這些基本的電路、比如D觸發(fā)器、Schmitt Trigger，MUX等這些電路在PDK中很多工藝都是有的，但是很多情況下我們需要自己設(shè)計有某些功能...

2023-11-03 標簽：反相器比較器晶體管 3.4k 0

CMOS器件的輸入信號上升時間為什么不能太長？

CMOS器件的輸入信號上升時間或下降時間統(tǒng)稱為輸入轉(zhuǎn)換時間，輸入轉(zhuǎn)換時間過長也稱為慢CMOS輸入。如果輸入信號上升時間過長，超過器件手冊允許的最大輸入轉(zhuǎn)...

2023-10-31 標簽：CMOS反相器晶體管 3.2k 0

CMOS反相器的電路結(jié)構(gòu)和工作原理

本文介紹了CMOS器件輸入、輸出級電路所含CMOS反相器的電路結(jié)構(gòu)和工作原理，從理論上分析了CMOS器件的靜態(tài)功耗是0。然后分析了實際CMOS器件靜態(tài)電...

2023-10-31 標簽：CMOS二極管反相器 9.5k 0

前端工程師應(yīng)該知道的一些layout技能

數(shù)字電路中，可能會有上萬個互聯(lián)的反相器，而在模擬電路中卻看不到上萬個放大器。

2023-10-31 標簽：NMOS反相器Layout 2.8k 0

模擬IC設(shè)計原理圖1：邏輯電路是如何通過MOS管實現(xiàn)的

今天來聊聊我們常用的邏輯電路是如何通過MOS管實現(xiàn)的。

2023-10-30 標簽：邏輯電路IC設(shè)計MOS管 7.8k 0

基于virtuoso搭建反相器

首先，在相應(yīng)終端下鍵入virtuoso，啟動后出現(xiàn)以下窗口。

2023-10-18 標簽：原理圖反相器Virtuoso 5.7k 1

4000系列CMOS數(shù)字集成電路制作（1）

CMOS也叫互補金屬-氧化物-半導(dǎo)體集成電路，它在速度、功耗、兼容性等方面性能優(yōu)越，因而得到日益廣泛的應(yīng)用，特別適合制作小型和便攜式的電子作品。

2023-10-11 標簽：電容器反相器發(fā)光二極管 4.1k 0

從零開始反相器的verilog設(shè)計

反相器，是數(shù)字集成電路最基本的電路之一。由一個pmos和一個nmos組成，輸入信號IN接到pmos和nmos的柵極，輸出信號OUT由漏極引出

2023-10-09 標簽：反相器Verilog晶體管 3.5k 0

信號完整性學(xué)習(xí)筆記之高速邏輯電路介紹

主要介紹幾種邏輯電路的高速特性包括 ITL 邏輯電路、 CMOS 邏輯電路、 ECL 邏輯電0路，和 LVDS 器件的基本結(jié)構(gòu)、 工作原理和特點，以及邏...

2023-09-25 標簽：三極管反相器信號完整性 2.9k 0

Cadence Virtuoso設(shè)計的一個反相器LVS驗證案例

一個版圖設(shè)計好以后，產(chǎn)生的錯誤可能是多連了一根鋁線造成的Short，或者是少連了幾根鋁線造成的Open，這樣的低級錯誤對芯片來說都是致命的，因此編輯好的...

2023-10-02 標簽：反相器CadenceDRC 9.8k 0

反相器做振蕩器的電路分析

　　最近看到一個反相器做振蕩器的電路，于是找了些資料與各位同好分享一下學(xué)習(xí)總結(jié)。

2023-09-19 標簽：電路分析振蕩器反相器 6k 0

關(guān)于RS485收發(fā)的兩種控制方法

RS485屬于半雙工總線，在實際使用時一般采用主機輪詢或令牌傳遞的方法來分配總線控制權(quán)，RS485設(shè)備需要進行發(fā)送和接收的方向轉(zhuǎn)換。比較通用的做法是，每...

2023-09-19 標簽：三極管收發(fā)器接收器 6.6k 0

如何使用Verilog硬件描述語言描述時序邏輯電路？

時序邏輯電路的特點是輸出信號不僅與電路的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。

2023-09-17 標簽：FPGA設(shè)計反相器D觸發(fā)器 4.7k 0

CMOS模擬集成電路之反相器鏈電路的建立和前仿真

今天學(xué)習(xí)的是反相器鏈電路的建立和前仿真，說的簡單點就是反相器的原理圖仿真，和用AD畫原理圖一樣，開始是設(shè)計庫，后面是根據(jù)庫中的器件畫原理圖

2023-09-13 標簽：MOS管反相器CMOS集成電路 5.9k 0

CMOS模擬集成電路版圖之反相器鏈版圖設(shè)計

在命令行輸入“icfb”，運行Cadence Spectre，彈出CIW對話框。

2023-09-13 標簽：多晶硅反相器晶體管 9.3k 0

在Virtuoso中認識PMOS管和NMOS管

具體的在版圖設(shè)計中PMOS管和NMOS管是什么樣子的，我們來看看吧

2023-09-12 標簽：反相器CMOS晶體管Virtuoso 1.4萬 0

采用calibre進行后仿真的方法

Calibre打開之后，全選，知道可以看出哪里有東西

2023-09-11 標簽：反相器仿真器晶體管 5.5k 0

反相器鏈路版圖驗證步驟

今天的內(nèi)容包括：反相器鏈路版圖驗證步驟和模擬版圖驗證中常見的問題及修改。

2023-09-11 標簽：反相器DRC模擬器 2.8k 0

關(guān)于IO單元環(huán)設(shè)計的學(xué)習(xí)（2）

與普通電路的版圖設(shè)計順序不同，I/O單元環(huán)設(shè)計首先進行版圖設(shè)計，之后再進行電路版圖設(shè)計。

2023-09-11 標簽：反相器EDA工具DRC 2.5k 0