完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個(gè) 瀏覽:133549次 帖子:57個(gè)
賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)技巧
以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查 。
您編寫(xiě)的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí),它開(kāi)始出錯(cuò)。您檢查自己的測(cè)試平臺(tái)...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載6:Spartan
Spartan-6的每個(gè)SLICE 有8個(gè)存儲(chǔ)元件,可以實(shí)現(xiàn)存儲(chǔ)功能。
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載34:Spartan
ChipScope Pro內(nèi)核插入器的文件后綴名為cdc。在ISE工程中可以創(chuàng)建一個(gè)新的cdc程序,也可以在實(shí)現(xiàn)流程中激活內(nèi)核插入器。
Maxim為三款Xilinx FPGA參考設(shè)計(jì)提供電源管理方案
Maxim Integrated Products, Inc. (NASDAQ: MXIM)宣布成為Xilinx UltraScale FPGA電源方案...
如何利用可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連 DCI互連盒架構(gòu)解讀
隨著實(shí)施基于云的服務(wù)和機(jī)器到機(jī)器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級(jí)增長(zhǎng),數(shù)據(jù)中心面臨重重挑戰(zhàn)。如何使可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連至關(guān)重要。
6 FPGA LX9 MicroBoard成為學(xué)習(xí)FPGA的另一低成本方法
昨天為寫(xiě)博客搜索關(guān)于miniSpartan6+開(kāi)發(fā)板的一些信息,我偶然看到$89的 Xilinx Spartan-6 FPGA LX9 MicroBoa...
異構(gòu)平臺(tái)設(shè)計(jì)方法 探索賽靈思Versal ACAP設(shè)計(jì)方法論
身處智能時(shí)代,科技發(fā)展日新月異,伴隨數(shù)據(jù)中心、有線網(wǎng)絡(luò)、5G 無(wú)線和汽車等愈加豐富的場(chǎng)景,相應(yīng)的技術(shù)與功能也正經(jīng)歷飛速迭代,因此,單一計(jì)算架構(gòu)已難以應(yīng)對(duì)...
2022-08-02 標(biāo)簽:賽靈思異構(gòu)平臺(tái)Versal 1.4k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載11:Spartan
Spartan-6 CMT是一個(gè)靈活、高性能的時(shí)鐘管理模塊。它位于芯片中央、垂直的全局時(shí)鐘網(wǎng)絡(luò)旁。如圖2-17所示,它包含一個(gè)PLL和兩個(gè)DCM。
賽靈思FPGA設(shè)計(jì)技巧與應(yīng)用創(chuàng)新
上一次我們提到可以利用本地存儲(chǔ)的訓(xùn)練序列與接收到的序列進(jìn)行匹配濾波(相關(guān))的方法來(lái)搜尋精確的OFDM符號(hào)起始位置。
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 1.3k 0
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(3)
所謂綜合,就是將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表),并根據(jù)目標(biāo)和要求( 約束條件) 優(yōu)化...
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(11)
在串行模式下,需要微處理器或微控制器等外部主機(jī)通過(guò)同步串行接口將配置數(shù)據(jù)串行寫(xiě)入FPGA芯片,其模式選擇信號(hào)M[2:0]=3’b111
在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用?(5)
在FPGA設(shè)計(jì)中,我們往往習(xí)慣在HDL文件的端口聲明中加入一個(gè)reset信號(hào),卻忽略了它所帶來(lái)的資源消耗。仔細(xì)分析一下,竟會(huì)有如此之多的影響:
基于嵌入式處理器的Virtex FPGA板級(jí)支持包設(shè)計(jì)
具有嵌入式處理器的平臺(tái)FPGA提供很大的靈活性、集成度和高性能。目前,在單個(gè)可編程邏輯器件中開(kāi)發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。隨著芯片性...
HDR 內(nèi)容和顯示實(shí)際上包括三個(gè)考慮因素:動(dòng)態(tài)范圍、光電/電光傳遞函數(shù)(OETF/EOTF) 和寬色域。 HDR 提供了從黑色到白色的更大范圍,或通...
FPGA構(gòu)造勘察技巧 FPGA Editor提升效率的小訣竅
工程師在設(shè)計(jì)過(guò)程中,經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計(jì)的順利完成。過(guò)去8年時(shí)間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地...
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(8)
FPGA 設(shè)計(jì)的時(shí)序性能是由物理器件、用戶代碼設(shè)計(jì)以及EDA 軟件共同決定的,忽略了任何一方面的因素,都會(huì)對(duì)時(shí)序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計(jì)...
用于移動(dòng)寬帶基礎(chǔ)設(shè)施的新一代無(wú)線電數(shù)字前端解決方案
本文分析賽靈思提供的新型器件Zynq?可擴(kuò)展處理平臺(tái)(EPP)將如何幫助設(shè)備制造商解決高集成度、低功耗和成本但靈活性更高方面的需求問(wèn)題。
賽靈思用定點(diǎn)數(shù)實(shí)現(xiàn)信號(hào)處理鏈
賽靈思器件和工具支持從二進(jìn)制到雙精度在內(nèi)的多種數(shù)據(jù)類型。UltraScale ? 架構(gòu)的可擴(kuò)展精度提供極大靈活性,便于優(yōu)化功耗和資源利用,同時(shí)滿足設(shè)計(jì)性...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |