完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1697個 瀏覽:133562次 帖子:57個
目前市場上的主流FPGA供應(yīng)商主要有賽靈思和英特爾兩家,F(xiàn)PGA的基本構(gòu)成對于不同廠家來說基本類同,英特爾Cyclone IV系列邏輯單元(LE)基本構(gòu)成如下。
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-29 標(biāo)簽:賽靈思 1.9k 0
了解可編程SoC在跨IIoT邊緣應(yīng)用程序中的作用及連接性
This webinar will provide insight into the role of All Programmable SoCs in ...
2018-11-21 標(biāo)簽:賽靈思soc應(yīng)用程序 1.9k 0
DCM:即 Digital Clock Manager 數(shù)字時鐘管理,關(guān)于DCM的作用: 顧名思義DCM的作用就是管理,掌控時鐘的專用模塊。
開啟400G以太網(wǎng):Spirent 400G以太網(wǎng)測試系統(tǒng)
在法國尼斯舉行的2014WDM和下一代光纖網(wǎng)絡(luò)研討會上,思博倫通信 和 賽靈思公司討論了通過Spirent 400G以太網(wǎng)測試系統(tǒng)對華為NE5000E以...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載12:Spartan
Spartan-6 器件最多包含6 個CMT,12 個PLL。PLL 的主要用途是作為頻率合成器,產(chǎn)生更寬范圍的頻率輸出,在與CMT 中的DCM 連接時...
當(dāng)今的消費者正在以多種方式使用電視屏幕來觀看各種內(nèi)容, 包括線性電視、時移電視、OTT 電視廣播和在線視頻等;以及玩游戲、在社交媒體上發(fā)帖或與其他人在網(wǎng)...
All Programmable SoC 產(chǎn)品為賽靈思為設(shè)計人員提供了有力渠道
為了最大限度地提高系統(tǒng)性能,降低風(fēng)險,實現(xiàn)更快速和可預(yù)測的設(shè)計周期,Xilinx 推出了可編程領(lǐng)域的首套綜合設(shè)計方法。Xilinx 收集了專家用戶的最佳...
MEMS替代石英方案 SiTime插旗急攻高端戰(zhàn)場
MEMS時鐘器件正全面收復(fù)石英市占。高舉“全硅時鐘技術(shù)”大旗的全硅MEMS時鐘廠商SiTime公司近期再祭殺手锏,迅速插旗智能手機/平板電腦及高端FPG...
Opal Kelly公司總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門從事基于FPGA的USB模塊開發(fā),曾大量推出基于賽靈思 FPGA的USB...
100G以太網(wǎng)為8K有效負載做好準(zhǔn)備
借助最新設(shè)備,8K 超高清( 8K UHD )在專業(yè)人士和消費者群體中正愈發(fā)普及。在此前的博客中,我們探討了身處更大規(guī)模的沉浸式媒體技術(shù)的前沿,8K 分...
靈活應(yīng)變的計算平臺才能滿足運行卷積神經(jīng)網(wǎng)絡(luò)的嵌入式 AI 的要求
在傳統(tǒng)的 SoC 中,決定性能的特性如存儲器架構(gòu)和計算精確度等是固定的。最小值通常為 8 位,由核心 CPU 定義,不過就給定的算法而言最佳精度可能更低。
賽靈思FPGA設(shè)計技巧與應(yīng)用創(chuàng)新(二)
前面的博文中已經(jīng)提到了基于Sigma-Delta ADC采樣的數(shù)據(jù)采集系統(tǒng),并詳細說了Sinc3抽樣濾波器的設(shè)計方法,在有詳細介紹。后來將前面的ADC也...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計賽靈思 1.8k 0
通過芯片工藝和架構(gòu)為所有產(chǎn)品組合實現(xiàn)高功率效率
UltraScale+ 器件系列以低功耗半導(dǎo)體工藝(TSMC 16 納米FinFET+)為基礎(chǔ),與 7 系列 FPGA 及 SoC 相比,能將整體器件級...
logiADAK 套件可演示業(yè)界一流的自動校準(zhǔn) IP(logiOWL 汽車自校準(zhǔn))。基于 logiOWL 的自動校準(zhǔn)運行完全嵌入在車輛中。此外,它還可在...
2019-07-31 標(biāo)簽:賽靈思自動校準(zhǔn) 1.8k 0
Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快,大家現(xiàn)在常用的版本都在ISE12.1了。
Xilinx Virtex Ultrascale? FPGA 電源解決方案
PMP9475 12V 輸入?yún)⒖荚O(shè)計以緊湊高效的設(shè)計提供為 Xilinx's Virtex? Ultrascale? 系列 FPGA 供電時所需的所有電...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載21:Spartan
為了更好的控制時鐘,Virtex-6器件分成若干個時鐘區(qū)域,最小器件有6個區(qū)域,最大器件有18個區(qū)域。每個時鐘區(qū)域高40個CLB。在時鐘設(shè)計中,推薦使用...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |