完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637424次 帖子:8006個(gè)
采用AD9789與FPGA相結(jié)合實(shí)現(xiàn)全數(shù)字QPSK射頻調(diào)制的方案
摘要: 一種采用AD9789與FPGA相結(jié)合,在FPGA上實(shí)現(xiàn)全數(shù)字QPSK射頻調(diào)制的方案。介紹了AD9789的接口設(shè)計(jì)及配置流程,并給出了設(shè)計(jì)實(shí)例。 ...
基于FPGA技術(shù)的發(fā)展提出一種可重構(gòu)測控系統(tǒng)的設(shè)計(jì)構(gòu)想
1 可重構(gòu)測控系統(tǒng)的提出 測控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測控系統(tǒng)在工業(yè)現(xiàn)場控制、家庭數(shù)字化管理、通信和網(wǎng)絡(luò)等方面應(yīng)用廣泛,并不斷向...
2017-11-25 標(biāo)簽:fpga可重構(gòu)系統(tǒng) 1.4k 0
通過一個(gè)實(shí)例具體介紹ISE中通過編輯UCF文件來對(duì)FPGA設(shè)計(jì)進(jìn)行約束
摘要:本文主要通過一個(gè)實(shí)例具體介紹ISE中通過編輯UCF文件來對(duì)FPGA設(shè)計(jì)進(jìn)行約束,主要涉及到的約束包括時(shí)鐘約束、群組約束、邏輯管腳約束以及物理屬性約...
2017-11-25 標(biāo)簽:fpgaFPGA設(shè)計(jì)ise 7.1k 0
基于FPGA的DDR SDRAM控制器的設(shè)計(jì)
DDR SDRAM是建立在SDRAM的基礎(chǔ)上的,但是速度和容量卻有了提高。首先,它使用了更多的先進(jìn)的同步電路。其次,它使用延時(shí)鎖定回路提供一個(gè)數(shù)據(jù)濾波信...
區(qū)分FPGA和CPLD結(jié)構(gòu)差異的8個(gè)特點(diǎn)
市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開發(fā)板,其實(shí)只有兩個(gè)大類,CPLD開發(fā)板和FPGA開發(fā)板。盡管FPGA和CPL...
基于FPGA/CPLD設(shè)計(jì)中使用的狀態(tài)機(jī)穩(wěn)定性問題解決的方案
在FPGA/CPLD設(shè)計(jì)中頻繁使用的狀態(tài)機(jī),常出現(xiàn)一些穩(wěn)定性問題,本文提出了一些解決方法,實(shí)驗(yàn)表明該方法有效地提高了綜合效率. 隨著大規(guī)模和超大規(guī)模FP...
2017-11-24 標(biāo)簽:fpgacpld狀態(tài)機(jī) 4k 0
從制造的角度來講,F(xiàn)PGA測試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置FPGA、然后是...
2017-11-24 標(biāo)簽:fpga 8.9k 0
基于FPGA的高速通信可重構(gòu)系統(tǒng)靈活多變可以適應(yīng)不同的應(yīng)用需求
遠(yuǎn)程通信系統(tǒng)和遠(yuǎn)程監(jiān)控系統(tǒng)對(duì)信號(hào)傳輸有兩方面的要求:一方面要求接口靈活且有較高的數(shù)據(jù)傳輸帶寬;另一方面要求系統(tǒng)的傳輸距離遠(yuǎn)。傳統(tǒng)接口如UART,USB,...
2017-11-24 標(biāo)簽:fpga 2.9k 0
基于FPGA設(shè)計(jì)時(shí)效仿真技術(shù)的驗(yàn)證以及其應(yīng)用
隨著FPGA器件體積和復(fù)雜性的不斷增加,設(shè)計(jì)工程師越來越需要有效的驗(yàn)證方。時(shí)序仿真可以是一種能發(fā)現(xiàn)最多問題的驗(yàn)證方法,但對(duì)許多設(shè)計(jì)來說,它 常常是最困難...
2017-11-24 標(biāo)簽:fpgaFPGA設(shè)計(jì)時(shí)效仿真 1.8k 0
介紹了中頻直接正交采樣及Bessel插值理論以及FPGA實(shí)現(xiàn)
現(xiàn)代雷達(dá)普遍采用相參信號(hào)來進(jìn)行處理,而如何獲得高精度基帶數(shù)字正交(I,Q)信號(hào)是整個(gè)系統(tǒng)信號(hào)處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來得到I、Q信...
基于賽靈思FPGA的紅外相機(jī)原理樣機(jī)的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
根據(jù)內(nèi)編隊(duì)重力場衛(wèi)星紅外成像工作環(huán)境的溫度要求,選取了非制冷長波紅外焦平面陣列探測器——UL 03 16 2,并在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件設(shè)計(jì)。硬件電...
基于DSP與FPGA的藍(lán)牙數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)詳細(xì)分析以及優(yōu)勢
基于DSP與FPGA的藍(lán)牙數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),數(shù)據(jù)采集系統(tǒng)廣泛地應(yīng)用于工業(yè)、國防、圖像處理、信號(hào)檢測等領(lǐng)域。DSP處理器是一種高速的數(shù)字信號(hào)處理器 數(shù)據(jù)采...
2017-11-24 標(biāo)簽:dspfpga藍(lán)牙數(shù)據(jù)采集 2.6k 0
FPGA創(chuàng)新技術(shù)實(shí)現(xiàn)廣播到3D的技術(shù)進(jìn)步以及下個(gè)發(fā)展趨勢
過去10年來,電子行業(yè)推出了一系列令人眼花繚亂的平板電視及相關(guān)技術(shù),將陰極射線管電視、背投電視乃至模擬標(biāo)清信號(hào)廣播技術(shù)統(tǒng)統(tǒng)掃進(jìn)了積滿灰塵的“古董”庫房。...
2017-11-24 標(biāo)簽:fpga 863 0
基于FPGA設(shè)計(jì)環(huán)境中加時(shí)序約束的詳細(xì)分析與優(yōu)化結(jié)果
在給FPGA做邏輯綜合和布局布線時(shí),需要在工具中設(shè)定時(shí)序的約束。通常,在FPGA設(shè)計(jì)工具中都FPGA中包含有4種路徑:從輸入端口到寄存器,從寄存器到寄存...
2017-11-24 標(biāo)簽:fpgaFPGA設(shè)計(jì)時(shí)序約束 2.1k 0
FPGA時(shí)序收斂設(shè)計(jì)技巧的詳細(xì)分析與消除差異的方法
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí),它開始出錯(cuò)。您檢查自己的測試平臺(tái)...
基于CPCI架構(gòu)符合PICMG2.0 D3.0標(biāo)準(zhǔn)的軟件無線電處理方案
軟件無線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)為依托,通過軟件編程來實(shí)現(xiàn)無線電臺(tái)的各種功能,從基于硬件、面向用途的電臺(tái)設(shè)計(jì)方法中解放出來。功能...
具體介紹ISE中通過編輯UCF文件來對(duì)FPGA設(shè)計(jì)進(jìn)行約束
本文主要通過一個(gè)實(shí)例具體介紹ISE中通過編輯UCF文件來對(duì)FPGA設(shè)計(jì)進(jìn)行約束,主要涉及到的約束包括時(shí)鐘約束、群組約束、邏輯管腳約束以及物理屬性約束。 ...
2017-11-24 標(biāo)簽:fpgaFPGA設(shè)計(jì) 4.5k 0
FPGA設(shè)計(jì)中的時(shí)序問題的詳細(xì)分析與解決方案
耗費(fèi)數(shù)月精力做出的設(shè)計(jì)卻無法滿足時(shí)序要求,這確實(shí)非常令人傷心。然而,試圖正確地對(duì)設(shè)計(jì)進(jìn)行約束以保證滿足時(shí)序要求的過程幾乎同樣令人費(fèi)神。找到并確定時(shí)序約束...
2017-11-24 標(biāo)簽:fpgaFPGA設(shè)計(jì)時(shí)序問題 1.1萬 0
深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)FPGA 設(shè)計(jì)的最優(yōu)結(jié)果
作為賽靈思用戶論壇的定期訪客(見 ),我注意到新用戶往往對(duì)時(shí)序收斂以及如何使用時(shí)序約束來達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂,讓我...
以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)
設(shè)計(jì)人員時(shí)常需要通過增加計(jì)算能力或額外輸入(或兩者)延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺(tái)在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級(jí)...
2017-11-24 標(biāo)簽:fpga高速系統(tǒng) 1.1k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |