完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:254個 瀏覽:51999次 帖子:250個
認(rèn)識zedboard板子也有半個多月了,期間有不少雜事,學(xué)的也不是很認(rèn)真,最近幾天在學(xué)習(xí)如何利用AXI總線進(jìn)行PS和PL部分的相互通信,利用自定義的IP...
USB接口IP核關(guān)鍵模塊的設(shè)計和驗(yàn)證
USB通信邏輯上分成了3層:信號層、協(xié)議層和數(shù)據(jù)層。信號層用來實(shí)現(xiàn)在USB設(shè)備和主機(jī)的物理連接之間傳輸位信息流的信息。邏輯層用來實(shí)現(xiàn)在USB設(shè)備和USB...
數(shù)字芯片設(shè)計驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的
本篇文章是SmartDV數(shù)字芯片設(shè)計經(jīng)驗(yàn)分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保在FPGA上實(shí)現(xiàn)所需的性能和時鐘兩個方面的考量因素。
FPGA之軟核演練篇:內(nèi)置IP核之Interval Timer的理論原理講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點(diǎn),在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的licens...
基于FPGA技術(shù)實(shí)現(xiàn)圖像增強(qiáng)數(shù)據(jù)的仿真實(shí)驗(yàn)分析
Xilinx的Vivado中集成的圖像增強(qiáng)(Image Enhancement)IP可以有效降低圖像噪聲并增強(qiáng)圖像邊緣。該IP使用了2D濾波方式,可以在...
Altera以太網(wǎng)路IP核心 降低FPGA設(shè)計難度
Altera推出40Gbit/s以太網(wǎng)路(40GbE)和100Gbit/s以太網(wǎng)路(100GbE)矽智財(IP)核心產(chǎn)品。這些核心能高效率的建構(gòu)需大傳輸...
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)...
CorePWM的原理及采用FPGA技術(shù)實(shí)現(xiàn)PWM IP核的設(shè)計
脈沖寬度調(diào)制(PWM) 是英文“Pluse Width Modulation”的縮寫,簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種...
賽靈思--縮短開發(fā)時間,支持高速模數(shù)/數(shù)模串行接口
賽靈思公司無線通信副總裁Sunil Kar指出:“我們很高興我們的產(chǎn)品能成為NEC iPASOLINK毫米波通信系統(tǒng)的一部分,并助力構(gòu)建出高可靠性網(wǎng)絡(luò)系統(tǒng)。
2019-07-24 標(biāo)簽:數(shù)據(jù)傳輸IP核移動無線網(wǎng)絡(luò) 2.8k 0
鋯石FPGA A4_Nano開發(fā)板視頻:VGA外設(shè)的IP核的應(yīng)用
調(diào)用IP核能避免重復(fù)勞動,大大減輕工程師的負(fù)擔(dān),因此使用IP核是一個發(fā)展趨勢,IP核的重用大大縮短了產(chǎn)品上市時間。
鋯石FPGA A4_Nano開發(fā)板視頻:VGA外設(shè)的IP核定制
IP核有三種不同的存在形式:HDL語言形式,網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核:軟核、固核和硬核。這種分類主要依據(jù)產(chǎn)品交付的方式,而這三...
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計 引言 數(shù)碼管可顯示簡單的字符和數(shù)字,由于其價格低廉、性能穩(wěn)定、顯示清晰、亮度高、使用電
鋯石FPGA A4_Nano開發(fā)板視頻:ROM IP核的使用講解
ROM 是 read only memory的簡稱,表示只讀存儲器。只讀存儲器(ROM)是一種在正常工作時其存儲的數(shù)據(jù)固定不變,其中的數(shù)據(jù)只能讀出,不能...
鋯石FPGA A4_Nano開發(fā)板視頻:FIFO IP核的使用講解
FIFO是隊(duì)列機(jī)制中最簡單的,每個接口上都存在FIFO隊(duì)列,表面上看FIFO隊(duì)列并沒有提供什么QoS(Quality of Service,服務(wù)質(zhì)量)保...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |