從算法到RTL實現(xiàn)的問題

我們首先要根據(jù)實際需求，針對某方面的信號處理問題，做一個鏈路級或模塊級快速仿真驗證設(shè)計。最常見的比如通過MATLAB/C/C++等軟件環(huán)境進(jìn)行設(shè)計和驗證。

2022-04-28 標(biāo)簽：算法RTL 1.9k 0

流程管理工具是什么？有何功能

流程管理工具是一種能夠幫助集成電路設(shè)計者在最短的時間內(nèi)高質(zhì)量完成大規(guī)模復(fù)雜集成電路設(shè)計而采用的規(guī)范化工具。

2022-08-22 標(biāo)簽：集成電路邏輯電路可編程 1.8k 0

新思科技推出用于早期RTL探測的DC Explorer

新思科技有限公司(Synopsys, Inc.)日前宣布：其Galaxy?設(shè)計實現(xiàn)平臺上又增加最新的工具DC Explorer，以顯著加快高質(zhì)量設(shè)計數(shù)據(jù)...

2011-04-06 標(biāo)簽：DCExplorerRTL 1.8k 0

基于RTL的16位嵌入式微控制器(A8096)的設(shè)計

　　這里描述了一款自主研發(fā)的16位嵌入式微控制器(A8096)的設(shè)計與實現(xiàn)，基于RTL級設(shè)計方法使用VerilogHDL進(jìn)行設(shè)計描述，在設(shè)計中，采用硬布...

2010-08-27 標(biāo)簽：RTLA8096 1.7k 0

淺談數(shù)字芯片的常用術(shù)語

解釋: 這是數(shù)字芯片設(shè)計永恒的“鐵三角”。Power指芯片功耗，越低越好；Performance通常指芯片能跑多快（頻率），越高越好；Area指芯片的面...

2025-08-19 標(biāo)簽：晶圓RTL數(shù)字芯片 1.7k 0

英諾達(dá)發(fā)布RTL級功耗分析工具助推IC高能效設(shè)計

英諾達(dá)發(fā)布了自主研發(fā)的EnFortius?凝鋒?RTL級功耗分析工具，可以在IC設(shè)計流程早期對電路設(shè)計進(jìn)行優(yōu)化。

2023-11-01 標(biāo)簽：LPCIC設(shè)計EDA工具 1.7k 0

設(shè)計采用目標(biāo)器件的移植切換方案

作者：Sanjay Churiwala，賽靈思公司工具與方法學(xué)應(yīng)用專家 如果你已經(jīng)有了一個設(shè)計并且想將這個設(shè)計移植到另一款目標(biāo)器件上，這篇文章將幫助你確...

2020-12-20 標(biāo)簽：轉(zhuǎn)換器vhdlRTL 1.7k 0

Cadence Verisium Debug：統(tǒng)一調(diào)試平臺，加速SoC設(shè)計

Cadence的統(tǒng)一調(diào)試平臺Verisium Debug，為從IP到SoC級別的復(fù)雜設(shè)計提供了全面的調(diào)試解決方案。該平臺集成了多種調(diào)試功能，包括RTL調(diào)...

2025-02-17 標(biāo)簽：CadenceSoC設(shè)計數(shù)據(jù)庫 1.7k 0

如何幫助MediaTek等公司將芯片調(diào)試效率提高10倍？

驗證開發(fā)者大約把三分之一的時間都用于提高驗證覆蓋率以發(fā)現(xiàn)缺陷的任務(wù)上。

2023-12-09 標(biāo)簽：芯片設(shè)計SoC芯片RTL 1.6k 0

PostMask ECO到底難在哪里

那怎么做到只改金屬層呢？我們知道在修改bug時，RTL成面一定會修改邏輯、或增加邏輯、或刪除邏輯。

2022-09-19 標(biāo)簽：RTLECO電子芯片 1.6k 0

西門子發(fā)布Tessent RTL Pro加速下一代關(guān)鍵可測試性設(shè)計任務(wù)

西門子數(shù)字化工業(yè)軟件近日推出Tessent RTL Pro 創(chuàng)新軟件解決方案，旨在幫助集成電路(IC) 設(shè)計團(tuán)隊簡化和加速下一代設(shè)計的關(guān)鍵可測試性設(shè)計(...

2023-11-10 標(biāo)簽：集成電路西門子RTL 1.6k 0

從ESL到RTL，低功耗設(shè)計再下一城

從ESL到RTL，低功耗設(shè)計再下一城 對于低功耗半導(dǎo)體設(shè)計來說，沒有唯一的解決方案，它需要芯片設(shè)計工程師以及EDA供應(yīng)商的協(xié)作努力，并越來越多地把重

2008-09-19 標(biāo)簽：ESLRTL 1.5k 0

上海立芯自主研發(fā)項目入圍“上海市高新技術(shù)成果轉(zhuǎn)化項目”

上?？茖W(xué)技術(shù)委員會發(fā)布2024年第一批上海市高新技術(shù)成果轉(zhuǎn)化項目名單，立芯“LePlace布局及物理優(yōu)化軟件”項目成功通過認(rèn)定。

2024-03-28 標(biāo)簽：RTL數(shù)字電路數(shù)字設(shè)計 1.5k 0

SV Structure作為module的input/output

在SV中可以使用結(jié)構(gòu)體作為模塊的輸入或輸出，這使得它可以更加清晰地傳遞更多的信號，以簡化RTL代碼，類似于interface。

2022-11-08 標(biāo)簽：模塊RTL結(jié)構(gòu)體 1.4k 0

Synopsys推出用于早期RTL探測的DC Explorer

全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司宣布：其Galaxy?設(shè)計實現(xiàn)平臺上又增加最新的工具DC Explorer，...

2011-04-06 標(biāo)簽：SynopsysExplorerRTL 1.4k 0

RTL設(shè)計編碼原則

異步電路特點：電路中沒有統(tǒng)一的時鐘（可以有多個時鐘），有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連（與時鐘脈沖源同步），其余觸發(fā)器狀態(tài)變化不與時鐘脈沖源同步；...

2023-01-12 標(biāo)簽：編碼RTL同步電路 1.4k 0

SmartDV與Mirabilis Design宣布就SmartDV IP系統(tǒng)級模型達(dá)成戰(zhàn)略合作

本次合作有助于實現(xiàn)更快速、更高質(zhì)量的早期架構(gòu)探索與RTL開發(fā)前優(yōu)化

2026-02-12 標(biāo)簽：socRTL模型 1.3k 0

英諾達(dá)推出RTL功耗優(yōu)化工具

英諾達(dá)（成都）電子科技有限公司隆重推出芯片設(shè)計早期RTL級功耗優(yōu)化工具—EnFortius RTL Power Explorer（ERPE），該工具可以...

2025-03-20 標(biāo)簽：芯片設(shè)計edaRTL 1.2k 0