完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vivado
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。
文章:642個(gè) 瀏覽:71198次 帖子:973個(gè)
資源、速度和功耗是FPGA設(shè)計(jì)中的三大關(guān)鍵因素。隨著工藝水平的發(fā)展和系統(tǒng)性能的提升,低功耗成為一些產(chǎn)品的目標(biāo)之一。功耗也隨之受到越來越多的系統(tǒng)工程師和F...
Vivado 2018.3這個(gè)Gadget你用了嗎?
以上圖中的Type選取Timing為例,Reports一欄可以瀏覽到的報(bào)告如下圖所示。這里,這些報(bào)告之所以可見,是因?yàn)槭孪仍谠O(shè)置Implementati...
2019-01-08 標(biāo)簽:Vivado 7.9k 0
如何使用Vivado功能創(chuàng)建AXI外設(shè)
了解如何使用Vivado的創(chuàng)建和封裝IP功能創(chuàng)建可添加自定義邏輯的AXI外設(shè),以創(chuàng)建自定義IP。
Xilinx vivado下通常的視頻流設(shè)計(jì),都采用Vid In to axi4 stream --> VDMA write --> MM ...
在日常FPGA開發(fā)過程中,邏輯代碼設(shè)計(jì)完成后,為了驗(yàn)證代碼邏輯的正確性,優(yōu)先使用邏輯仿真(modesim)進(jìn)行驗(yàn)證。仿真驗(yàn)證通過后進(jìn)行板級(jí)驗(yàn)證時(shí),使用邏...
錯(cuò)誤時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的解決方案
描述 本設(shè)計(jì)咨詢主要介紹一個(gè)錯(cuò)誤的時(shí)鐘偏移計(jì)算導(dǎo)致錯(cuò)誤時(shí)序收斂的問題。 出現(xiàn)問題的情況: 這可能會(huì)影響使用生成時(shí)鐘的設(shè)計(jì),其具有以下特征: 使用 Viv...
讀取Xilinx FPGA芯片設(shè)備標(biāo)識(shí)符的方法-DNA
每一片芯片內(nèi)部存有一個(gè)設(shè)備標(biāo)識(shí)符,xilinx把它叫做DNA,這個(gè)DNA是不可更改的,永久存在芯片里面的。
基于vivado平臺(tái)和modelsim的仿真和應(yīng)用測試
很多人用zynq平臺(tái)做視頻圖像開發(fā),但是對(duì)vdma了解比較少,上手起來稍微有些困難,我針對(duì)這一現(xiàn)象,做了一個(gè)基于vivado和modelsim的仿真和應(yīng)...
如何在在Vivado中使用Cadence IES模擬進(jìn)行仿真
了解如何使用Vivado中的Cadence IES Simulator在MicroBlaze IPI設(shè)計(jì)中運(yùn)行仿真。 我們將演示如何編譯仿真庫,為IP...
FPGA設(shè)計(jì)衍生時(shí)鐘約束和時(shí)鐘分組約束設(shè)置
FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)時(shí)序約束Vivado 7.5k 0
采用matlab來完成對(duì)FIR濾波器的設(shè)計(jì)
濾波器是一種用來減少,消除干擾的電器部件,有對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率信號(hào)進(jìn)行有效濾除,從而實(shí)現(xiàn)消除干擾、獲取特定頻率信號(hào)的功能。
【FPGA 開發(fā)分享】如何在 Vivado 中使用 PLL IP 核生成多路時(shí)鐘
EsteemPCB Academy 是一個(gè)專注于 FPGA、嵌入式系統(tǒng)與硬件開發(fā)的技術(shù)學(xué)習(xí)平臺(tái),致力于通過通俗易懂的課程內(nèi)容,幫助工程師和學(xué)習(xí)者快速掌握...
2025-09-28 標(biāo)簽:FPGApllFPGA開發(fā) 7.1k 0
全面講解FFT在Xilinx FPGA上的實(shí)現(xiàn)
Vivado的FFT IP核支持多通道輸入(Number of Channels)和實(shí)時(shí)更改FFT的點(diǎn)數(shù)(Run Time Configurable T...
2022-09-07 標(biāo)簽:fpgaXilinx數(shù)字信號(hào)處理 7.1k 0
基于VIVADO搭建ARM+FPGA系統(tǒng)架構(gòu)實(shí)現(xiàn)軟硬件聯(lián)合開發(fā)
上一期,我們重點(diǎn)學(xué)習(xí)了ZYNQ的PL開發(fā),本期我們側(cè)重于進(jìn)行PS開發(fā)的學(xué)習(xí)。我們將在 VIVADO 開發(fā)環(huán)境下搭建 ARM+FPGA 的系統(tǒng)架構(gòu),并在 ...
我們知道XDC與UCF的根本區(qū)別之一就是對(duì)跨時(shí)鐘域路徑(CDC)的缺省認(rèn)識(shí)不同,那么碰到FPGA設(shè)計(jì)中常見的CDC路徑,到底應(yīng)該怎么約束,在設(shè)計(jì)上又要注...
10G/25G以太網(wǎng)IP自協(xié)商調(diào)試方案
*此調(diào)試過程亦適用于10G, 25G, 40G, 50G, 100G以太網(wǎng)IP核,每個(gè)IP可能會(huì)有些細(xì)節(jié)上的不同,但整個(gè)自協(xié)商和LinkTraining...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |