摘要：在無線通信中，降低頻率合成器的相位噪聲和抑制其相應的寄生輸出，一直是設計者追求的目標。PE3293是Peregrine公司生產(chǎn)的高性能１.８GHz／550MHz雙模整數(shù)分頻集成鎖相環(huán)電路，它具有超低的寄生輸出。文中介紹了PE3293的特點功能和組成原理，給出了PE3293在頻率綜合器設計中的應用電路。

１　引言

在無線應用中，相位噪聲和寄生輸出是頻率合成器的關鍵參數(shù)。ＰＨＳ、ＧＳＭ和ＩＳ－５４等相位調(diào)制蜂窩系統(tǒng)的ＲＦ系統(tǒng)設計均需要低噪聲的頻率合成模塊，同時頻率切換時間和寄生輸出的抑制對系統(tǒng)也很重要。頻率合成器作為一種高質(zhì)量的信號源，與電子系統(tǒng)的性能有很大關系。在通信系統(tǒng)中，使用高穩(wěn)定的信號源，可以充分利用頻率資源。實際上，在電子對抗、導航等電子系統(tǒng)中，高指標的信號源會給系統(tǒng)帶來良好的性價比，從而為系統(tǒng)設計師提供可靠的技術保障。

頻率合成主要有直接式、鎖相式和直接數(shù)字式三種方法。其中直接式頻率合成法由于輸出的諧波、噪聲及寄生頻率均難以抑制而較少采用；目前廣泛采用的直接數(shù)字式頻率合成方法也面臨輸出頻率上限難以提高和寄生輸出難以抑制兩個難題。而鎖相式頻率合成器是七十年代鎖相技術發(fā)展和應用的結果，隨著集成化程度的越來越高，各種控制電路、程序分頻器、鑒頻／鑒相器等數(shù)字電路目前已可集成到一個芯片中。因此，現(xiàn)在，許多微波和毫米波頻率合成器的設計往往采用鎖相式的頻率合成方法來實現(xiàn)。

２ ＰＥ３２９３的特點功能

２．１ 主要特點

ＰＥ３２９３是Ｐｅｒｅｇｒｉｎｅ公司生產(chǎn)的一款高性能１．８ＧＨｚ／５５０ＭＨｚ雙模整數(shù)分頻集成鎖相環(huán)，它內(nèi)部集成了脈沖整形電路、鑒頻／鑒相器電路、預分頻、程序分頻器、÷３２／３３和÷１６／１７兩個雙模式分頻器、控制電路和鎖相指示等電路。由于該ＩＣ采用了Ｐｅｒｅｇｒｉｎｅ的ＵＴＳｉ ＣＭＯＳ專利技術，因此，它的寄生輸出成分在整個工作頻段內(nèi)都極低。ＰＥ３２９３具有以下特點：

●采用先進的寄生輸出抑制技術，具有非常好的相位噪聲特性和較高的頻率穩(wěn)定度；

●具有÷３２／３３和÷１６／１７兩個雙模式分頻器?其中前者的工作頻率能達到１．８ＧＨｚ，后者的工作頻率能達到５００ＭＨｚ；

●功耗很小，采用雙環(huán)工作模式時，其典型工作電流為４ｍＡ；

●工作電壓為２．７～３．３Ｖ；

●具有２４腳ＢＣＣ和２０腳ＴＳＳＯＰ兩種封裝形式；

●可用于ＰＣＳ基站、ＣＤＭＡ和手持式無線產(chǎn)品中。

２．２ 引腳說明

ＰＥ３２９３具有圖１和圖２所示的兩種封裝形式?其中 ２４腳ＢＣＣ封裝只比２０腳ＴＳＳＯＰ封裝多４個保留引腳，其余引腳的引腳定義均相同，表１所列是２０腳ＴＳＳＯＰ封裝的引腳定義。

表1 PE3293（以20腳TSSOP封裝為例）的引腳定義

３?。校牛常玻梗车慕M成原理

ＰＥ３２９３的功能原理框圖如圖３所示，它主要由２１－ｂｉｔ串行控制寄存器、一個復用輸出器以及鎖相環(huán)ＰＬＬ１和ＰＬＬ２組成。每個ＰＬＬ都有一組除Ｎ的整數(shù)主計數(shù)器、一個參考計數(shù)器、一個鑒相器以及帶內(nèi)部補償電路的內(nèi)部脈沖成形器，而每個除Ｎ的整數(shù)主計數(shù)器則包括一個內(nèi)部雙模預分頻器，可用作計數(shù)和小數(shù)累加。

串行數(shù)據(jù)輸入端Ｄａｔａ輸入的數(shù)據(jù)可在時鐘Ｃｌｏｃｋ 的上升沿逐次移入２１ｂｉｔ的移位寄存器，其中ＭＳＢ?Ｍ１６?最先輸入，當ＬＥ為高時，數(shù)據(jù)送入最后２位地址位所決定的２１ｂｉｔ的移位寄存器的相應地址中。圖４所示是ＰＥ３２９３的寄存器位。如果將ｆＬＤ用作數(shù)據(jù)輸出，那么移位寄存器中的Ｓ２０ 的內(nèi)容將在Ｃｌｏｃｋ 的下降沿送入ｆＬＤ，這樣，ＰＥ３２９３和相應的器件就構成了環(huán)狀結構。

    ＰＬＬ１（ＲＦ）的ＶＣＯ頻率ｆｉｎ１的大小與ｆｒ的值有關，它們之間的關系如下：

ｆｉｎ１＝[(３２×Ｍ１)＋Ａ１＋(Ｆ１／３２)]×?ｆｒ／Ｒ１?

值得注意的是，為了獲得連續(xù)的信道，必須滿足Ａ１小于等于Ｍ１，而且ｆｉｎ１必須大于等于１０２４倍的（ｆｒ／Ｒ１）。

ＰＬＬ２（ＩＦ）的ＶＣＯ頻率ｆｉｎ２的大小與ｆｒ的值有關，它們的關系如下：

ｆｉｎ２ ＝[１６Ｍ２＋Ａ２＋(Ｆ２／３２)]×(ｆｒ／Ｒ２)

同理，為了獲得連續(xù)的信道，必須滿足Ａ２小于等于Ｍ２，ｆｉｎ２必須大于等于２５６倍的（ｆｒ／Ｒ２）。

Ｆ１可用于決定ＰＬＬ１的分頻比，如果Ｆ１為偶整數(shù)，那么，ＰＥ３２９３可自動化簡分頻數(shù)。比如，Ｆ１等于１２時?分數(shù)１２／３２將自動化簡為３／８這樣，分母就可能為２，４，８，１６和３２。相應地，Ｆ２可用于決定ＰＬＬ２的分頻比。

圖4

４　ＰＥ３２９３的典型應用電路

ＰＥ３２９３非常適合基于ＰＣＳ基站的ＣＤＭＡ無線通信系統(tǒng)，它能保持很低的相位噪聲和寄生輸出成分，而且功耗非常低，使用也很方便，幾乎不需要多少外圍電路。它的另一個優(yōu)點是具有一個高阻ＶＣＯ輸入引腳，因此這就避免了在ＶＣＯ、ＰＬＬ和ＲＦ電路中使用功分器的麻煩。

在頻率綜合器的設計中，環(huán)路濾波器的優(yōu)化設計要權衡很多因素，環(huán)路帶寬一般定為步進頻率的１０％。對二階環(huán)來說，ＰＥ３２９３可以提供快速的鎖定時間，而且環(huán)路帶寬的增加還可以減少鎖定時間，但過寬又會導致系統(tǒng)穩(wěn)定性變差。如果對鎖定時間的要求不是很高的話，較窄的二階環(huán)可殘留較少的ＦＭ?而且不需要增加額外的器件；而三階環(huán)在鎖定時間和殘留ＦＭ中可進行較好的協(xié)調(diào)。ＰＥ３２９３器件中的ＰＬＬ自帶接地電容和成形電路，其中ＰＬＬ１自帶５０ｐＦ的接地電容，而ＰＬＬ２自帶１００ｐＦ的接地電容。對于窄帶環(huán)路濾波來說，這些電容是相對透明的。但隨著環(huán)路帶寬的增加，內(nèi)部電容將起主要作用，它將限制環(huán)路帶寬。而對大多數(shù)應用系統(tǒng)來說，這不是考慮的主要因素。比如，當ＰＬＬ１用作步進頻率為８０ｋＨｚ時，環(huán)路帶寬可以為８ｋＨｚ。這對于二階環(huán)和三階環(huán)的環(huán)路濾波器的設計來說，利用Ｐｅｒｅｇｒｉｎｅ公司的軟件Ｉｎｔ－Ｎ＿ＰＤ＿ＬＰＦ很容易實現(xiàn)。該軟件可以在Ｐｅｒｅｇｒｉｎｅ公司的主頁上免費下載。

    數(shù)據(jù)輸入端Ｄａｔａ輸入的數(shù)據(jù)在時鐘輸入Ｃｌｏｃｋ 的上升沿逐次移入２１ｂｉｔ的移位寄存器且ＭＳＢ(Ｍ１６)在先，因此，當ＬＥ為高時，數(shù)據(jù)送入由圖４所示的最后２位地址位所決定的２１ｂｉｔ移位寄存器的相應地址中。比如，當程序對計數(shù)器Ａ１進行控制 時，送入寄存器的最后兩比特(Ｓ０, Ｓ１)應為(１,１)，計數(shù)器Ａ１中的５比特位可以按表２設置。因此，在正常情況下，即使不用ＰＬＬ２?ＩＦ?? Ｓ１６也應設為０。應注意的是，ＰＥ３２９３的工作模式、鑒相器極性和功率控制均可以由Ｃ１０～Ｃ１４和Ｃ２０～Ｃ２４來控制。

表2 PE3293的計數(shù)器設計表

在該頻率合成器的程序控制中，如果控制引腳處于低阻狀態(tài)，將有可能產(chǎn)生頻率波動現(xiàn)象，這種情況可以通過５１Ω的串聯(lián)電阻來解決。在圖５中，第１、７、１３、１９和２３為保留引腳，可以將其連接到地或電源。為了獲得最好的效果，Ｃｉｎ１（第５腳）應盡可能地靠近這些引腳，并對ＶＣＯ部分接地引線采用ＲＦ布局布線技術，以免引入干擾。

５　結語

本文介紹了ＰＥ３２９３的基本原理和應用方法，利用該專用集成芯片設計的頻率合成器具有較好的相位噪聲特性、鎖定時間和抑制寄生輸出。在偏置為１ｋＨｚ時，該器件的相位噪聲小于６０ｄＢｃ／Ｈｚ，寄生輸出小于－７０ｄＢｃ；步進為１００ｋＨｚ時，鎖定時間小于２．３ｍｓ。