研究表明，LDMOS器件的靜電放電防護性能受器件結(jié)構(gòu)和有關(guān)尺寸的影響很大，等比例縮小理論在LDMOS器件的靜電防護能力方面不再適用。圖8給出了兩種不同結(jié)構(gòu)的LDMOS器件，圖8(a)所示LDMOS是在Si襯底上直接擴散n型漂移區(qū)形成的，而圖8 (b)在漂移區(qū)正下方生長一層低電阻率的NBL埋層，形成了部分埋層結(jié)構(gòu)的LDMOS器件，其中S為漂移區(qū)上方的LOCOS(localoxidation of Si)長度。經(jīng)實驗測量，得到如圖9所示的、不同LOCOS長度下襯底泄漏電流隨源漏電壓的變化曲線。由圖可以看出對于S為3 um的器件，無論其埋層結(jié)構(gòu)如何，泄漏電流都隨著源漏電壓的增大而緩慢增加，表現(xiàn)出軟擊穿現(xiàn)象。當(dāng)S增加到一定程度時，部分埋層結(jié)構(gòu)的LDMOS器件的泄漏電流出現(xiàn)一個突然增加的過程，軟擊穿得到有效抑制。

　　圖10為無埋層結(jié)構(gòu)和部分埋層結(jié)構(gòu)的LDMOS器件電流輪廓分布圖，在圖(a)中，電流主要集中在柵極下的溝道區(qū)和源漏注入?yún)^(qū)內(nèi)，如此集中的電流會使得器件局部溫度過高而損壞。而在圖10 (b)部分埋層的LDMOS結(jié)構(gòu)中，由于重?fù)诫s的低電阻率埋層的存在，使得電流幾乎全部通過埋層到達(dá)漏極，電流分布范圍增大，電流密度降低，尤其在靜電放電脈沖作用時能夠在較大的器件范圍內(nèi)泄放靜電放電電流，從而避免了電流集中造成的電流絲現(xiàn)象，提高了器件的靜電放電防護性能。

　　表1和2分別為TLP實際測量的、不同結(jié)構(gòu)的LDMOS器件的觸發(fā)電壓、觸發(fā)電流以及HBM和MM耐壓值。從表中可以看出，通過選用部分埋層結(jié)構(gòu)，優(yōu)化LOCOS長度可以使LDMOS器件的靜電放電防護性能得到大幅提高，達(dá)到工業(yè)標(biāo)準(zhǔn)。

3深漏極注入的雙RESURF LDMOS器件

　　經(jīng)過上述分析可以得出，當(dāng)靜電放電脈沖到來時，寄生npn管的非均勻?qū)ê碗娏鬟^度集中引發(fā)的熱效應(yīng)已經(jīng)成為限制LDMOS器件靜電放電防護性能的主要因素。因此增大電流通過面積，降低電流密度是LDMOS器件靜電防護設(shè)計的關(guān)鍵。有研究表明，采用深漏極注入與雙RESURF相結(jié)合的技術(shù)，可顯著提升LDMOS器件靜電放電防護能力。

　　圖11為兩種不同漏極結(jié)構(gòu)的雙RESURFLDMOS器件。圖11 (a)為淺漏極注入器件，它通過在NBL埋層上生長一層p.埋層，再將漏極和深n+隔離注入在表面由金屬連線短接來實現(xiàn)雙RFSURF結(jié)構(gòu)。該結(jié)構(gòu)使得絕大部分源漏電壓降落在p一埋層與n型漂移區(qū)域及NBL埋層形成的pn結(jié)上，從而降低器件的表面電場，提高其耐壓特性。與圖11 (a)的表面短接方式不同，圖11(b)所示器件是在漏極區(qū)域下方進行一次深漏極注入n+，通過漏極與NBL埋層在器件內(nèi)部連接，實現(xiàn)雙RESURF結(jié)構(gòu)。

　　圖12為TIP測試下兩種器件結(jié)構(gòu)的泄漏電流情況，其中淺漏極注入的雙RESURF器件泄漏電流在寄生npn管完全導(dǎo)通前已經(jīng)開始緩慢增加，表現(xiàn)出軟擊穿現(xiàn)象。而深漏極注入結(jié)構(gòu)的泄漏電流只有在寄生npn管進入完全導(dǎo)通的大電流工作區(qū)域，源漏電流增加直到器件發(fā)生二次擊穿時才急劇上升，因此該深漏極注入結(jié)構(gòu)器件有效地抑制了軟擊穿現(xiàn)象，提高了器件的可靠性。