（文章來源：智通財經(jīng)網(wǎng)）

集成電路設(shè)計指在一塊較小的單晶硅片上集成許多晶體管及電阻、電容等元器件，并按照多層布線或遂道布線的方法，將元器件組合成完整的電子電路的整個設(shè)計過程。集成電路設(shè)計是一門非常復(fù)雜的專業(yè)， 而電腦輔助軟件的成熟，讓 IC 設(shè)計得以加速。在 IC 生產(chǎn)流程中， IC 多由專業(yè) IC 設(shè)計公司進行規(guī)劃、設(shè)計，像是聯(lián)發(fā)科、高通、 Intel 等知名大廠，都自行設(shè)計各自的 IC芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。

芯片設(shè)計詳細(xì)過程包含制定規(guī)格、設(shè)計芯片細(xì)節(jié)、畫芯片藍(lán)圖等步驟，具體如下：第一步：制定規(guī)格。規(guī)格制定首先確定 IC 目的、效能為何，對大方向做設(shè)定，進而察看有哪些協(xié)定要符合， 最后則是確立這顆 IC 的實作方法，將不同功能分配成不同的單元，并確立不同單元間連結(jié)的方法。

第二步：設(shè)計芯片細(xì)節(jié)。制定完規(guī)格后進行設(shè)計芯片細(xì)節(jié)， 使用硬體描述語言(HDL) 將電路描寫出來。常使用的 HDL 有 Verilog、 VHDL 等，藉由程式碼便可輕易地將一顆 IC 的功能表達出來。進一步檢查程式功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

第三步，畫出屏幕設(shè)計藍(lán)圖。在 IC 設(shè)計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設(shè)計自動化工具(EDA tool)，讓電腦將 HDL code轉(zhuǎn)換成邏輯電路，產(chǎn)生電路圖。之后， 反復(fù)確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改，直到功能正確為止。

第四步，電路布局與繞線。將合成完的程式碼再放入另一套 EDA tool，進行電路布局與布線(Place And Route)。在經(jīng)過不斷的檢測后，便會形成相關(guān)的電路圖(下圖)。圖中可以看到藍(lán)、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。

第五步，層層光罩，疊起一顆芯片。一顆 IC 會產(chǎn)生多張的光罩，這些光罩有上下層的分別，每層有各自的任務(wù)。以 CMOS 光罩示意圖為例， 左邊為經(jīng)過電路布局與繞線后形成的電路圖，每種顏色代表一張光罩。右邊則是將每張光罩?jǐn)傞_的樣子。制作時，便由底層開始，逐層制作， 完成目標(biāo)芯片。