1 引言

隨著移動通信業(yè)務的迅猛發(fā)展，直放站作為改善移動網信號弱區(qū)盲區(qū)的重要設備，以其具有投資較少、結構簡單、安裝方便靈活等優(yōu)點廣泛應用于2G移動網。而目前2G網絡仍使用模擬設備的直放站。對于第三代移動通信系統(tǒng)，各國提出了多種不同標準，但要統(tǒng)一標準非常困難。未來的移動通信系統(tǒng)存在著多頻、多模、多體制和多標準等問題，這就限制了各種設備的互通和兼容，因此對軟件無線電技術在直放站中的應用提出了切實需求。為了提高3G直放站的性價比，采用數字技術統(tǒng)一3G直放站的硬件平臺是一種較好的解決方案。這里提出了一種以AD6655為數字中頻信號采集系統(tǒng)核心的通用、可擴展的硬件平臺設計。

2 AD6655簡介

2.1 性能特性

AD6655是ADI公司的一款高度集成的分集接收機，內置有低延遲的峰值檢測器、RMS信號功率監(jiān)測器、兩個14bit的A／D轉換器以及一個數字下變頻轉換器（DDC）。AD6655采用1.8 V和3.3 V供電電源；當工作在32.7～70 MHz帶寬內，采樣速率為150 MS／s時，SNR為74.0 dBc；而在70MHz帶寬內，SFDR為84 dBc。因此，該器件適用于TD-SCDMA、WCDMA、CDMA2000、WIMAX、GSM等多種制式接收機系統(tǒng)。

2.2 內部結構

AD6655內部結構框圖如圖1所示。AD6655內部包含豐富的信號監(jiān)測系統(tǒng)，每個通道都有4-bit的信號檢測位，允許監(jiān)控數據以串行方式輸出。

AD6655的主要功能模塊是14-bit的A／D轉換器和DDC。信號經采樣保持器進入A／D轉換器，再通過DDC下變頻，最后通過輸出緩存輸出數據。其中DDC包括32-bit數控振蕩器（NCO）、低通／高通半帶濾波器、FIR濾波器和fDAC／8 NCO等模塊。這4個模塊除半帶濾波器外，其余均為可選單元。因此，通過配置寄存器，DDC具有5種工作模式：半帶濾波器工作模式，輸出實信號數據；半帶濾波器+FIR濾波器，輸出實信號數據；32-bit NCO+半帶濾波器模式，輸出復信號數據；32-bit NCO+半帶濾波器+FIR濾波器；輸出復信號數據；32-bitNCO+半帶濾波器+FIR濾波器+fDAC／8 NCO模式，輸出實信號數據。用戶可根據輸人信號的頻率、頻譜寬度以及輸出信號的要求來選擇恰當的工作模式。

3 數字直放站系統(tǒng)設計

數字直放站是提供一種帶有數字預失真、可實現多載波、數字化的3G基站延伸系統(tǒng)，實現3G基站射頻信號大容量、大動態(tài)范圍的遠距離數字傳輸，并提供靈活多樣的快速組網方式，支持多頻段和開放式架構，實現遠程升級以及分布式建網，能夠有效提高網絡性能并降低網絡建設的運營成本。

3.1 數字直放站簡介

數字直放站主要由射頻、數字中頻兩部分組成。其中射頻部分包括：低噪聲放大器、模擬射頻接收機、模擬射頻發(fā)射機、多載波功率放大器；而數字中頻包括：A／D轉換器、D／A轉換器、數字上／下變頻、數字濾波與分集接收、數字預失真、峰均比抑制（CFR）模塊。

數字上／下變頻實現信號頻譜搬移、采樣率變換、通道濾波等功能。CFR模塊用于降低3G信號的峰均比。在3G通信系統(tǒng)（如WCDMA通信系統(tǒng)）中，信號的峰均比較高，一般可達10～14 dB。由于大多數功率類放大器都是非線性的，其動態(tài)范同有限，這就要求D／A轉換前信號的峰均比應確保5～8 dB。采用CFR模塊降低信號的峰均比，防止子載波間的交調干擾和頻譜外泄，改善系統(tǒng)性能，提高功率器件的工作效率。自適應數字預失真模塊可消除功放產生的非線性引起的失真。

3.2 系統(tǒng)硬件設計

本系統(tǒng)設計主要是基于軟件無線電的設計思想，旨在設計一個通用的硬件平臺，具有模塊化、開放性、可擴展性等特點，可實現在不同載波間平滑過渡、不同制式之間輕松升級。數字直放站系統(tǒng)設計框圖如圖2所示。

AD6655采集模擬混頻器傳輸的中頻信號，并將數字信號傳輸給FPGA。單片機（MCU）選用ATmega16L，實現對A／D轉換器、D／A轉換器、時鐘等功能模塊的配置和通信控制。FPGA選用Xilinx公司的Virtex-4 SX35，其具有運行頻率高，DSP功能強大等特點。FPGA作為整個系統(tǒng)的核心完成數字下變頻、數字上變頻和降低峰均比等功能。

針對不同應用的接收機，需選擇不同的采樣技術，進而確定最佳的采樣頻率及中頻頻率。針對3G信號帶寬、工作頻點高的特點，如WCDMA信號發(fā)射頻段為2 110～2 170 MHz、四載波帶寬20 MHz，需選用帶通采樣。合理選擇采樣頻率和IF頻率有利于簡化A／D轉換前的抗混疊濾波器設計，提高頻率分辨率。根據AD6655性能綜合考慮，該系統(tǒng)設計設定采樣頻率為122.88 MHz，中頻頻率為153.6 MHz。

AD6655中的DDC是對整個通帶內信號的初步下變頻，降低通帶內信號FPGA信號處理時鐘的要求。由于本系統(tǒng)設計選用帶通采樣技術，通帶內信號將在頻域大于fs的整數倍處鏡像。在采樣頻率為122.88 MHz，中頻頻率為153.6 MHz的情況下，選擇第一奈奎斯特區(qū)間內鏡像，其中心頻點應在30.72 MHz。為實現HB濾波器的最佳效果，需將信號的中心頻率變換到零中頻，32-bit NCO頻率控制字NCQ_FREQ為0x40000000。將多相結構的19階HB濾波器與66階FIR濾波器配合使用能夠實現良好的低通效果，如圖3所示。

需注意HB濾波器對信號帶寬的限制，在122.88 MHz的采樣時鐘，HB濾波器帶寬可達24 MHz。同時HB濾波器就是抽取率為2的下變頻器。DDC最后一級fDAC／8 NCO經低通濾波的信號頻譜搬移至15.36 MHz。

圖4為AD6655的實際應用電路，采用寬帶變壓器實現單端信號與差分信號的轉換。這樣在模擬信號階段可以濾掉偶次諧波分量和共模干擾信號（如電源和地引人的噪聲）。該系統(tǒng)設計提供了兩種在A／D轉換器的模擬信號輸入端加入一個直流偏置的方法：第一種方法是南A／D轉換器自帶的CML信號提供，直流偏置同定；另一種方法是由R507、R513對模擬電源分壓提供，直流偏置可根據需求修改。建議直流偏置等于AVDD／2。

電路中R500、R501、C482構成簡易的抗混疊濾波器，具體數值可根據實際選用的中頻頻率計算。需要注意的是，該應用電路未給出退耦電容，在實際應用時需增必需的退耦電容。

AD6655通過MCU的SPI總線配置寄存器參數。AD6655采用片選信號（CSB）、串行通信時鐘（SELK）、串行通信數據輸出／輸入端口實現系統(tǒng)控制（SDIO）。先將0x00寄存器配置為0x3C，再配置為0x18，實現對AD6655寄存器的軟件復位；當無模擬信號接入時，若發(fā)現經過AD6655轉換后數字信號不是0x2000，則需要配置0x10寄存器，用于補償直流偏置誤差直至滿足要求；分別配置0x102、0x103、0x11D寄存器為0x01、0x01、0x07，使AD6655工作于第5種工作模式；通過配置0x11E～0x121寄存器，設定32-bit NCO頻率為30.72 MHz，相應頻率字為0x40000000。

4 測試結果

4.1 測試方案

中頻輸入信號由 Agilent E4438C產生的四載波WCDMA中頻信號，其中心頻點為137.88 MHz，分別將4個載波頻點設置為130.38 MHz、135.38 MHz、140.38 MHz、145.38 MHz，輸入信號幅值為0 dBm。信號經數字直放站中頻板后，將中頻信號分別接入頻譜儀Agilent E4408B觀察信號的頻譜及WCDMA信號性能指標。

4.2 測試結果及分析

圖5給出WCDMA中頻信號經過系統(tǒng)板后，中頻輸出信號的頻譜。由圖5看出，輸出信號的載波數和頻點符合設置信息，輸出頻點為（122.88+7.5）MHz，（122.88+12.5）MHz，（122.88+17.5）MHz，（122.88+22.5）MHz，ACLR約為45 dB@5MHz，45 dB@10 MHz。同時測得各頻點平均EVM為4.68％，一般來說，射頻電路的EVM為3％～5％。這樣，數字中頻與射頻級聯(lián)后，EVM仍小于12.5％。所以該系統(tǒng)EVM值可達到指標要求。

從功能上看，該設計方案實現了數字直放站數字中頻系統(tǒng)的基本功能；從指標性能上看，該方案雖達到指標要求，但其性能仍需優(yōu)化。由于CDMA2000單載波的數據量比WCDMA小，對接收機噪聲系數以及A／D轉換的要求也比WCDMA的要求低，所以只要重新配置參數，并通過相應程序代碼下載到FPGA，可便于實現CDMA2000多載波數字中頻系統(tǒng)。該系統(tǒng)硬件平臺也適用于GSM數字中頻，可實現GSM數字中頻更多載波的擴容與升級。

5 結語

AD6655是采樣速率高達150 MS／s的14位高性能寬帶模數轉換器，內部集成NCO、HB濾波器、FIR數字濾波器，并具有多種工作模式和良好的交流和直流性能。因此，AD6655可應用于通信、圖像采集系統(tǒng)中，適用于不同制式移動通信系統(tǒng)中數字直放站的信號采集系統(tǒng)。

責任編輯：gt