在射頻電路研究學(xué)習(xí)的過程中，相信大家都遇到過在電路中信號頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大等問題，這些幾乎是不可避免的問題。

這種影響信號完整性的問題叫做串?dāng)_，在電路計中普遍存在，有可能出現(xiàn)在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上。如果串?dāng)_超過一定的限度就會引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無法正常工作。

因此了解串?dāng)_問 題產(chǎn)生的機理并掌握解決串?dāng)_的設(shè)計方法，對于工程師來說是相當(dāng)重要的，如果處理不好可能會嚴(yán)重影響整個電路的效果。

A、什么是串?dāng)_

串?dāng)_是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。

串?dāng)_是信號完整性中最基本的現(xiàn)象之一，在板上走線密度很高時串?dāng)_的影響尤其嚴(yán)重。我們知道，線性無緣系統(tǒng)滿足疊加定理，如果受害線上有信號的傳輸，串?dāng)_引起的噪聲會疊加在受害線上的信號，從而使其信號產(chǎn)生畸變。

B、串?dāng)_是怎么引起的？

串?dāng)_是由電磁耦合引起的，耦合分為容性耦合和感性耦合兩種。

串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產(chǎn)生不期望的電壓噪聲。

容性耦合是由于干擾源（Aggressor）上的電壓變化在被干擾對象（Victim）上引起感應(yīng)電流從而導(dǎo)致的電磁干擾；而感性耦合則是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓從而導(dǎo)致的電磁干擾。

因此，信號通過一導(dǎo)體時會在相鄰的導(dǎo)體上引起兩類不同的噪聲信號：容性耦合信號和感性耦合信號。

感性耦合：

容性耦合：

C、降低串?dāng)_有哪些方法？

當(dāng)兩個網(wǎng)絡(luò)靠近時，一個網(wǎng)絡(luò)的電流變化會引起另外一個網(wǎng)絡(luò)的電流變化，即產(chǎn)生串?dāng)_。也就是兩個網(wǎng)絡(luò)之間的電磁場耦合產(chǎn)生。串?dāng)_只在上升、下降沿電流變化時產(chǎn)生。

降低串?dāng)_的方法有：

1、選擇慢變化邊沿信號的器件。

2、選擇輸出擺幅和電流小的器件。

3、為了減少PCB上的線間耦合，可以采取：

（1）加大電源地層與信號層間距；

（2）提高相鄰信號層間距；

（3）減少并行走線長度；

（4）增加線間距抑制；

（5）地線隔離

（6）在受害線上采用匹配技術(shù)；

（7）關(guān)鍵信號線走STRIPLINE。

帶狀線：走在內(nèi)層(stripline/double stripline),埋在PCB內(nèi)部的帶狀走線，

如下圖所示：

藍(lán)色部分是導(dǎo)體，綠色部分是PCB的絕緣電介質(zhì)，stripline是嵌在兩層導(dǎo)體之間的帶狀導(dǎo)線。

因為stripline是嵌在兩層導(dǎo)體之間，所以它的電場分布都在兩個包它的導(dǎo)體（平面）之間，不會輻射出去能量，也不會受到外部的輻射干擾。但是由于它的周圍全是電介質(zhì)（介電常數(shù)比1大），所以信號在stripline 中的傳輸速度比在microstrip line中慢！

編輯：黃飛

?