InP （磷化銦）滿足 6G 技術(shù)的要求。異構(gòu)集成對(duì)于使 InP 走向成熟并將所有組件共同集成到一個(gè)完整的系統(tǒng)中至關(guān)重要。

?

面向未來(lái)幾代移動(dòng)通信的技術(shù)

每十年預(yù)示著新一代的移動(dòng)通信。幾代人以來(lái)，用戶數(shù)量急劇增長(zhǎng)，每個(gè)用戶消耗的無(wú)線數(shù)據(jù)量都在不斷增加?！耙婚_(kāi)始，我們很高興能夠發(fā)送短信；今天，我們已經(jīng)進(jìn)入了第 5 代 (5G)，擁有超過(guò) 10 億人機(jī)和機(jī)器對(duì)機(jī)器連接，峰值數(shù)據(jù)速率為 10Gbits/sec。5G也是一個(gè)拐點(diǎn)。因?yàn)槌诵枰鄶?shù)據(jù)和更高速度的更多連接之外，我們現(xiàn)在還必須考慮如何啟用自動(dòng)駕駛和全息存在等新用例。這一趨勢(shì)將繼續(xù)進(jìn)入 6G，預(yù)計(jì)到 2030 年。我們預(yù)計(jì)峰值數(shù)據(jù)速率將超過(guò) 100Gbits/sec、極端覆蓋、無(wú)處不在的連接等等，” imec連接研發(fā)副總裁Michael Peeters 說(shuō)。

磷化銦在高頻下提供功率和效率

為了實(shí)現(xiàn)這些非常高的數(shù)據(jù)速率，電信行業(yè)一直在提高頻率。6G 的愿景是解決 100GHz 以上的頻率——從 140GHz 左右的 D 波段開(kāi)始將得到解決。Michael Peeters：“我們認(rèn)為 100GHz 以上的最大挑戰(zhàn)是以足夠高的效率產(chǎn)生足夠的功率。對(duì)于 CMOS 和 SiGe 放大器，D 波段的飽和輸出功率不超過(guò) 15dBm，效率通常低于 10%，這非常低，因?yàn)橄?64-QAM 這樣的流行調(diào)制方案需要運(yùn)行超過(guò) 6dB低于該飽和輸出功率。效率也隨輸出功率下降超過(guò)線性。磷化銦 (InP) 是這些頻率的冠軍，輸出功率超過(guò) 20dBm，效率范圍為 20% 到 30%。InP 可以在所需的高頻下提供性能。尤其是當(dāng)占地面積受到限制并且只能容納有限數(shù)量的天線時(shí)，InP 會(huì)率先在更小兩倍的足跡下將功耗降低兩倍。”

InP 的功耗低兩倍，占地面積小兩倍。來(lái)自 Claude Desset 等人，GlobeCom 研討會(huì) 2021。

使 InP 技術(shù)走向成熟

創(chuàng)建能夠處理高頻的 InP 晶體管（HBT，異質(zhì)結(jié)雙極晶體管）首先需要成熟且具有成本效益的 InP 技術(shù)，其次需要一種將基于 InP 的組件與基于硅的組件共同集成到完整系統(tǒng)中的方法. 對(duì)于這兩個(gè)挑戰(zhàn)，諸如 InP 之類的 III-V 材料與 CMOS 的異質(zhì)集成是關(guān)鍵。畢竟，校準(zhǔn)、控制、波束形成和轉(zhuǎn)換器仍然需要 CMOS。

如今，InP 技術(shù)采用小型襯底晶圓（<6 英寸），基于電子束等類似實(shí)驗(yàn)室的工藝，并使用與 CMOS 不兼容的金基觸點(diǎn)。能夠處理 InP 的脆性是最突出的挑戰(zhàn)之一。Imec 正在研究將 III-V 材料轉(zhuǎn)移到更便宜、更堅(jiān)固的基板（如硅）上的技術(shù)。由于兩種材料之間存在較大的晶格失配，在硅上生長(zhǎng) InP 通常會(huì)引入缺陷，主要是螺紋位錯(cuò)和平面缺陷。這些缺陷會(huì)引起泄漏電流，這會(huì)顯著降低設(shè)備性能或?qū)е驴煽啃詥?wèn)題，因?yàn)槿毕輹?huì)在高 RF 頻率下捕獲和釋放載流子。

納米脊工程捕獲硅上生長(zhǎng)的 InP 中的缺陷??

為了解決在硅上直接生長(zhǎng) InP 時(shí)出現(xiàn)的缺陷，imec 提出了一種稱為納米脊工程的解決方案，該工藝依賴于在硅中的預(yù)圖案化結(jié)構(gòu)或溝槽中選擇性地生長(zhǎng) III-V 族材料。這些高縱橫比的溝槽非常有效地捕獲狹窄底部的缺陷，并允許在溝槽外生長(zhǎng)高質(zhì)量、低缺陷率的材料。同時(shí)，過(guò)度生長(zhǎng)的納米脊向頂部加寬，為器件堆棧形成堅(jiān)實(shí)的基礎(chǔ)。如果減小納米脊之間的間距，甚至可以將它們合并以在本地創(chuàng)建一塊 III-V 材料板。

“最近，imec 展示了 InGaAs 53% 盒形納米脊，可以有效地捕獲溝槽中的螺紋位錯(cuò)。納米脊在獨(dú)立和引導(dǎo)模板中都成功生長(zhǎng)。我們目前正在使用相同的方法，將 InGaAs 納米脊工程與早期 InGaP/GaAs 納米脊 HBT 演示的見(jiàn)解相結(jié)合，以開(kāi)發(fā) 140GHz 應(yīng)用所需的異質(zhì)結(jié)構(gòu)堆棧。為了解決與下一代無(wú)線高數(shù)據(jù)速率通信系統(tǒng)所需的速度、效率和輸出功率相關(guān)的挑戰(zhàn)，我們?cè)O(shè)想在 300 毫米硅晶圓平臺(tái)上使用 InP HBT，” imec高級(jí) RF 項(xiàng)目的項(xiàng)目總監(jiān)Nadine Collaert說(shuō)。

InGaAs 納米脊工程。

除了納米脊工程等直接生長(zhǎng)方法外，InP 還可以通過(guò)仍然依賴小尺寸 InP 襯底作為起始材料的集成方案放置在硅上。在晶圓構(gòu)造過(guò)程中，高質(zhì)量 InP 基板被切割并分類為無(wú)圖案的瓷磚。這些瓷磚隨后被貼附到硅晶片上，進(jìn)行平面化處理，并在工廠中進(jìn)行處理。直接生長(zhǎng)和晶圓重組選項(xiàng)在性能、成本和異構(gòu)集成潛力方面各有利弊。

在硅襯底上集成 InP 與原生 InP 襯底的技術(shù)的高級(jí)比較。

系統(tǒng)級(jí)的協(xié)同集成方法?

通過(guò)直接生長(zhǎng)或晶圓重構(gòu)獲得成熟且具有成本效益的 InP 技術(shù)只是挑戰(zhàn)的一部分。由此產(chǎn)生的組件最終需要集成到一個(gè)完整的系統(tǒng)中，該系統(tǒng)由結(jié)合 III-V 和 CMOS 技術(shù)的構(gòu)建塊組成，例如 InP HBT（用于功率放大器）或 CMOS（用于波束成形收發(fā)器）。這種需求帶來(lái)了一整套集成挑戰(zhàn)。Imec 正在研究 III-V 族器件與硅器件在同一平面上的單片 (2D) 集成，以及 2.5D 和 3D 集成技術(shù)以實(shí)現(xiàn)異構(gòu)集成。

PCB（印刷電路板）仍然是最先進(jìn)的技術(shù)，并且正在進(jìn)行優(yōu)化以使其適用于更高的頻率。這些努力包括縮小間距以及優(yōu)化材料和布局。2.5D 集成利用硅中介層（具有光刻定義連接甚至硅通孔的芯片或?qū)樱┰?III-V 族和硅芯片之間進(jìn)行通信?！霸摷夹g(shù)已經(jīng)針對(duì)高速數(shù)字應(yīng)用進(jìn)行了優(yōu)化，但還需要做更多的工作才能使其成為射頻應(yīng)用的解決方案。具體來(lái)說(shuō)，我們正在評(píng)估不同的電介質(zhì)選項(xiàng)和金屬層厚度，以實(shí)現(xiàn)低損耗互連。我們需要高電阻硅基板或厚介電層來(lái)將金屬層與有損基板隔開(kāi)，但也需要非常厚的 RDL（再分布層），額外的金屬層以減少金屬損耗。我們還將考慮在某些情況下集成高質(zhì)量的無(wú)源元件，” Nadine Collaert解釋道。

頂視圖：帶有 Si 堆疊頂模的 RF 中介層，X. Sun 等人，ECTC 2022。

2.5D 和 3D 技術(shù)作為異構(gòu)集成的關(guān)鍵推動(dòng)因素

為什么要進(jìn)行 3D 集成？Nadine Collaert：“當(dāng)我們達(dá)到更高的頻率時(shí)，波長(zhǎng)會(huì)減小，天線陣列的面積也會(huì)相應(yīng)地縮放。然而，在 100GHz 以上，天線間距變得小于前端電路間距，而毫米波無(wú)線電芯片的面積很難繼續(xù)縮小。天線陣列的占地面積設(shè)置了限制條件，但為了適應(yīng)天線下方的一切，我們將需要探索第三維度的高級(jí)異構(gòu)集成選項(xiàng)?！?/p>

“在過(guò)去十年中，3D 互連領(lǐng)域取得了巨大進(jìn)步。對(duì)于晶圓級(jí)選項(xiàng)（晶圓到晶圓、芯片到晶圓），人們大力推動(dòng)減小互連間距。在晶圓對(duì)晶圓或混合鍵合的情況下，我們可以實(shí)現(xiàn)低于 1μm 的間距，并且可以繼續(xù)向下推至 500nm 甚至更遠(yuǎn)?？s小間距的趨勢(shì)同樣適用于使用微凸塊的芯片到晶圓鍵合和芯片堆疊?！?/p>

3D 互連技術(shù)的路線圖。Eric Beyne 的 ISSCC 2021 論壇演講“3D 系統(tǒng)集成：技術(shù)前景和長(zhǎng)期路線圖”的一部分。

對(duì)于 >100GHz 的情況，兩種集成方案之間存在一些共同的挑戰(zhàn)。首先，它們都依賴于具有低于 100μm 的精細(xì)通孔或微凸塊間距。其次，它們應(yīng)該容納大量用于路由（RF、DC、IF 和數(shù)字）信號(hào)的連接。最后，跡線和空間尺寸都需要遠(yuǎn)小于 50μm（最好在 5-10um 范圍內(nèi)）。但也有區(qū)別。在 2/2.5D 集成的情況下，III-V 位于 CMOS 芯片旁邊，從而實(shí)現(xiàn)更好的熱管理，因?yàn)閮蓚€(gè)芯片都可以與散熱器直接接觸。缺點(diǎn)是對(duì)于某些應(yīng)用程序，占地面積可能需要在 1 維中放寬，并且此架構(gòu)僅允許 1D 光束控制。另一方面，3D 集成?允許將所有芯片和電路安裝在天線下方，并啟用 2D 波束控制，將信號(hào)引導(dǎo)穿過(guò)半球。2D 波束控制對(duì)于 5G 及更高版本的應(yīng)用來(lái)說(shuō)是必要的，以最大限度地減少穿透損耗并增加所需高頻的覆蓋范圍。最后，熱管理更具挑戰(zhàn)性。當(dāng)然，3D 集成是一種更復(fù)雜的方法，具有獨(dú)特的處理挑戰(zhàn)。

（左）2/2.5D 集成使用硅中介層將 III-V 族與硅芯片連接起來(lái)。（右）3D 集成，將 III-V 芯片堆疊到硅上，然后將它們連接到天線；在這種情況下，天線也集成在 Si 中介層中。

系統(tǒng)技術(shù)協(xié)同優(yōu)化引領(lǐng)潮流

選擇哪種集成和打包解決方案最終取決于用例或應(yīng)用程序?！坝捎诳晒┻x擇的選項(xiàng)太多，imec 推出了一項(xiàng)新的 STCO（系統(tǒng)技術(shù)協(xié)同優(yōu)化）計(jì)劃，以指導(dǎo)甚至在系統(tǒng)級(jí)別的技術(shù)選擇。STCO 方法使用來(lái)自架構(gòu)和應(yīng)用約束的輸入，同時(shí)考慮信號(hào)損耗、帶寬、散熱、機(jī)械穩(wěn)定性和成本評(píng)估。我們將不得不綜合考慮所有這些參數(shù)來(lái)設(shè)計(jì)和制造第 6 代設(shè)備，”Michael Peeters 總結(jié)道。

編輯：黃飛

?