阻抗不匹配

分布電路
高速電路因操作頻率的升高，波長相對變短。當波長與線路的長度接近到相近的數量級之內
時，我們開始必須把信號當成電磁波的波動來看。如傳輸線原理，在信號上升(下降)緣的變
化時間內，信號若未能傳至彼端再反射回來，則需考慮電磁波的效應。以Pentium II頻率產生
器的例子而言，它的上升時間約1ns，在6.98 inch。因此當線長超過3.49 inch時，不以傳輸線
的角度來看待這條頻率信號線是不行的。
信號的輸出阻抗為ZG，負載為ZL，傳輸線特性組特性阻抗(Intrinsic Impedance)為Z0，則
ZG=Z0=ZL便是阻抗匹配。以負載端而言，當Z0=ZL，所有傳輸在線的能量與信號會完完
全全的送至負載端；若不然，便會有部份的能量反射回輸出端。

阻抗的計算
在高頻的情況下，電阻(R)與電導(G)的因素可被忽略，舉例來說，一般的印而電路板，電感
為500nH/m，電容為100pF/m，此時Z0=√500nH/100pF=70.7 ohm。

電流開關噪聲
現代的芯片所耗的電流都十分驚人，因此在內部的功能或信號的開關之間，常引起電源的不
穩(wěn)定。而這種不穩(wěn)定的問題，可分做兩方面來談:
A. 因為開關的速度太快，使得在遠方的電流供應器無法及時供給適當的能量。此時解決之
道是在芯片旁邊擺上電容來供應及時電流。
B. 因為芯片的電源或接地接腳有電感存在，因此在電流突然變化時，在接腳上將有壓差在。
在多條數據線從1變?yōu)?時，芯片組的接地腳上瞬間流過大量電流而造成的電位差。
此時芯片組接地已不是0伏，而造成信號上出現隆起小丘的現象，稱為觸地反彈(Ground
bounce)。其解決方式，是減少接腳的電感，如選擇BGA這種接腳極短的包裝；并在接地處多
用幾個貫穿孔連接到地，以并聯(lián)減少電感。

電容擺設位置
以頻率產生器的例子而言，其上升緣時間為1ns，此段時間內信號行進距離為5.43 inch。要能
及時供應電源，一個大約的估算公式是L/12，亦即0.45 inch，或1.15 cm內的電容才能完全發(fā)
揮作用。超過這個距離，則效用將會減弱。例如，距離成為兩倍的2.3cm，電容的作用將只
剩1/8。

隔線干擾(Cross Talk)
有些訊號，尤其是固定周期訊號的頻率訊號(clock)，帶有強烈的高頻成分。當它與其它的訊
號線太靠近時，會將這些已達RF頻率的能量傳到其它的訊號上，帶來EMI的困擾。尤其若是
被感染的訊號線接往I/O的連接頭時，這個問題就更加嚴重。
隔線干擾對EMI而言，通常要求信號線對中心對信號線中心的距離，維持3倍信號線寬度的距
離，稱為3W法則。
3W法則可保持70%電場不互相干擾，若要達到98%的電場不互相干擾，可使用10W的間距。

濾波電容與電感
為了去除信號上高頻成分對EMI的不良影響，工程師常在信號在線加上濾波用的電容與電
感。通常而言，并聯(lián)旁路電容可去除I/O連接頭與信號在線的差動模式(differential-mode) RF
電流；串聯(lián)電感則可以去除信號在線的共通模式(common-mode) RF電流。
值得注意的是，這些濾波電容與電感除了濾去高頻噪聲外，也會濾去信號的高頻部份，使得
信號的上升時間與下降時間變慢。因此最大多數是應用在信號頻率不高，但EMI問題最容易
凸顯的I/O信號線部份。

電源層與接地層的隔離(Isolation)
由于電路板上有速度高的主總線，內存等等的線路，也有速度不快的傳統(tǒng)I/O線路，因此
常常將慢速的部份，尤其是會將噪聲從I/O纜線帶出的I/O部份與其它部份相隔離。
常見的作法，是以至少50 mils寬的壕溝將兩邊的電源層與接地層相隔離，只留一小截的通道
與主要的電源層和接地層連接。I/O信號線便從這信道的上方通過，以避免跨越壕溝增大電流
回流圈的問題。