?

“PCB板上的晶體不起振，可能是什么原因？”。這個問題比較常規(guī)，筆試題中標的概率比較高，實際使用時也可能會碰到這類問題。如何回答，10秒時間自己先思考下。

(-R) 是什么？

要回答這個問題，我覺得有必要先搞清楚什么是晶體的負性阻抗。

負性阻抗，英文：Negative Resistance；簡寫：-R；單位：Ω。在網(wǎng)上搜了下，找到如下描述。

負性阻抗是指從石英晶體共振子的二個端子往振蕩線路看過去，所得到振蕩線路在振蕩頻率時的阻抗特性值。--?源自網(wǎng)絡

還有一種解釋，是從Murata網(wǎng)站看到的。

負性阻抗是指用阻抗表示的振蕩電路的信號放大能力。--村 田

這兩個定義，看起來都比較偏學術(shù)，不太通俗。我個人傾向于Murata的解釋。大家知道大概意思就行了，不必糾結(jié)，重點是下面的內(nèi)容。

(-R) 能做什么？

上面的定義，你可以不理解不清楚，但是下面這個你必須搞清楚弄明白。

敲黑板，這才是重點?。?！

負性阻抗(-R)用于表征振蕩裕量，即從振蕩到振蕩停止的裕量。

負性阻抗(-R)不是晶體的內(nèi)部參數(shù)， 而是PCB電路的實測值，是晶體在PCB線路設計時的一個重要參數(shù)，可用于判斷晶體振蕩電路的穩(wěn)定性。

如果在PCB上測出來的負性阻抗偏小，則表示該晶體振蕩器的線路設計起振裕量不足，設計不合理。

(-R) 測量方法及步驟

說完負性阻抗(-R)的作用，再說下它的測量方法。

上圖為負性阻抗測試的示意圖。圖中，Xtal是晶體，Rf是負反饋電阻，Rd是限流電阻，CL1/CL2是外部匹配電容，Vr是可調(diào)電阻。

負性阻抗|-R|的測試步驟：

①將可調(diào)電阻Vr與晶體串聯(lián)接入回路，如上圖。正常情況下，晶體振蕩電路是不需要Vr的。Vr是我們?yōu)榱藴y試|-R|，刻意添加進去的。

②調(diào)節(jié)可變電阻Vr，使回路起振或停振。當回路剛停振時，測試Vr的阻值；

③通過公式|-R|=RL+Vr，計算得到負性阻抗值。

特別說明：RL是晶體加負載電容的諧振阻抗，不是ESR。網(wǎng)上看有些文章，直接寫|-R|=ESR+Vr，這是不對的，不要被誤導。

(-R)?阻值定量分析

根據(jù)上面的測量，此時已經(jīng)得出負性阻抗(-R)的阻值。

既然負性阻抗(-R)偏小表示晶體起振裕量不足，那(-R)阻值多少才算是一個合理值呢？

現(xiàn)在我們從定性分析已經(jīng)進階到定量分析，繼續(xù)往下看。

至少是規(guī)格書標稱ESR的5倍，才合適！阻值越大，振蕩裕量越高，說明振蕩越穩(wěn)定。

實際案例

上面講的一大堆，都是理論知識。如果僅僅這樣就結(jié)束本篇文章，那太不符合“硬件微講堂”貼近實戰(zhàn)的秉性，更體現(xiàn)不出來專業(yè)性。

上圖是某品牌的晶體匹配測試報告中負性阻抗(-R)和振蕩裕量計算部分。

可以看出：可調(diào)電阻R實測值為769Ω，RL為10Ω，則負性阻抗|-R|=779Ω。而該晶體標稱的ESR(max)=60Ω，則振蕩裕量(倍率)=|-R|/ESR=12.98倍，大于要求的5倍，滿足起振要求。

晶體不起振的原因…

再回到文章開頭提到的面試題“PCB板上的晶體不起振，可能是什么原因？”，負性阻抗偏小，振蕩裕量不夠，就是一個可能性比較大的原因。但這并不是唯一的原因，還有其他原因么？

當然有，其他原因有哪些，歡迎你在留言區(qū)補充。

晶體不起振，如何調(diào)整？

這也是一個不錯的問題，我說2種方法：

方法①：減小外部匹配電容CL1/CL2，以增大負性阻抗；

方法②：更換標稱值ESR更小的晶體，以增大振蕩裕量；

歡迎你在留言區(qū)補充調(diào)整措施。

總結(jié)

聊到這里，今天要說的也差不多了，總結(jié)下今天聊的內(nèi)容：

①(-R)是指用阻抗表示的振蕩電路的信號放大能力；

②(-R)用于表征振蕩裕量，即從振蕩到振蕩停止的裕量；

③(-R)不是晶體的內(nèi)部參數(shù)， 而是PCB電路的實測值；

④(-R)可用于判斷晶體振蕩電路的穩(wěn)定性；

⑤(-R)的測試環(huán)境示意圖和測試步驟；

⑥(-R)的計算公式：|-R|=RL+Vr，特別說明RL不是ESR；

⑦(-R)的定量分析：至少是規(guī)格書標稱ESR的5倍，才合適！

⑧晶體不起振的原因：可能的原因之一是負性阻抗偏小，振蕩裕量不夠。

審核編輯：劉清