放大器偏移的解決方案

您是否曾經(jīng)有過在為您的電路選擇最佳運算放大器上花費了大量時間但最后卻發(fā)現(xiàn)廠商基準(zhǔn)輸入的失調(diào)電壓不對的經(jīng)歷？要是在您的應(yīng)用電路中，您發(fā)現(xiàn)其 10 倍于規(guī)范怎么辦呢？您是將芯片拿去做故障分析，還是將芯片丟棄并再次查看您的放大器列表呢？作為一種解決方案，我建議您通過重新檢查您放大器的規(guī)范來對補償誤差做出解釋。

在跨阻抗放大器、模擬濾波器、采樣保持電路、積分器、電容傳感器或者任何其他您放大器周圍有高阻抗組件的電路中，如果您將放大器作為關(guān)鍵組件來使用，那么您可能會發(fā)現(xiàn)放大器的輸入偏置電流在您電路的電阻中形成了一個失調(diào)電壓誤差。

在雙極放大器年代，術(shù)語“輸入偏置電流”是一個準(zhǔn)確的描述，而現(xiàn)在也是如此。雙極放大器的輸入偏置電流在放大器的輸入端與 NPN 或 PNP 晶體管的基電流相同。雙極放大器輸入偏置電流的幅度范圍從低功耗器件的數(shù)毫微安到高功耗器件的數(shù)百毫微安。

當(dāng)您研究 JFET 或者 CMOS 輸入放大器時，術(shù)語“輸入偏置電流”便失去了它的意義。使用這類放大器，從放大器輸入引腳下拉或者吸取的電流實際上為輸入 ESD（靜電放電）單元（請參見圖 1）的漏電流。

?
圖1 輸入偏置或漏電流產(chǎn)生Rp上電壓降

對于這種電流誤差更加準(zhǔn)確的描述應(yīng)為“輸入漏電流”。JFET 或 CMOS 放大器的漏電流量在 25°C 條件下低于 1 pA。這一規(guī)范與共模電壓和幅度放大器功率無關(guān)。幾乎所有的放大器都具有 ESD 單元，用于 ESD 事件保護，但是您在雙極放大器中絕不會看到 ESD 漏電流。輸入偏置電流超過 ESD 單元的幾微安漏電流。

輸入偏置和輸入漏電流會隨溫度而變化。然而，根據(jù)不同的運算放大器設(shè)計，雙極輸入偏置電流可以非常穩(wěn)定。但是，JFET 和 CMOS 輸入放大器可能并非如此。由于漏電流來自反向偏置 ESD 二極管，因此溫度每改變 10°C 漏電流便增加約 2 倍。

在確保輸入漏電流保持與 JFET 和 CMOS 放大器一樣低的過程中，您必須了解您的 PCB（印制電路板）對微微安級別電流的影響。例如，少量的灰塵、油或者水分子都會增加漏電流，并冒充輸入偏置電流。但只要您特別小心，便可以構(gòu)建一款符合 1-pA 性能規(guī)范的 PCB。

能夠降低或者最小化輸入偏置或輸入漏電流的最有效方法是檢查您的電路結(jié)構(gòu)。您在檢查電路時，請查看每個節(jié)點的電壓特性，并確保您了解您的電路中所有電流通路的影響。