本系列的前一部分是從了解數(shù)據(jù)表轉(zhuǎn)向?qū)嶋H實施以實現(xiàn)預(yù)期性能。這包括對模數(shù)轉(zhuǎn)換器 （ADC） 輸入信號的電源和信號路由的考慮。這最后一部分將重點介紹差分信號的優(yōu)勢，現(xiàn)在許多微控制器 （MCU） 都提供了這種優(yōu)勢。

差分信號是在模擬測量期間解決噪聲的寶貴工具。差分信號的優(yōu)勢在于以共模方式去除噪聲的簡單性。挑戰(zhàn)在于設(shè)計一個電路，以使噪聲實際上對差分對的兩個導(dǎo)體都是共同的。這一挑戰(zhàn)延伸到嵌入式硬件工程師和集成電路 （IC） 設(shè)計人員。

在 IC 設(shè)計中，基板噪聲是一個挑戰(zhàn)?；宄洚?dāng)產(chǎn)生噪聲的組件或外圍設(shè)備與集成 ADC 之間的橋梁或媒介。同樣，在板級，相鄰的數(shù)字信號可以與模擬跡線耦合。這種耦合的強度通常會因較差的（高阻抗）接地結(jié)構(gòu)而增強，從而迫使返回路徑較長，從而增加了電磁場邊緣。對于輻射抗擾度，與無線電的距離相比，差分間距應(yīng)該相對較小。在這三種情況中的每一種情況下，假設(shè)噪聲均等地耦合到正導(dǎo)體和負(fù)導(dǎo)體，并且噪聲在兩個導(dǎo)體上的傳播是相等的。

在探討差分信號的好處之前，重要的是要提到成本。在 MCU 中，成本是 ADC 輸入引腳數(shù)量的兩倍。在整個信號鏈中，構(gòu)成模擬前端 （AFE） 的組件也會加倍或復(fù)制。與任何設(shè)計一樣，您必須權(quán)衡這些成本與收益。

以下部分說明了差分信號在 IC 級、板級和應(yīng)用級的優(yōu)勢，在被測設(shè)備 （DUT） 附近放置了低于 1 GHz 的無線電。

在 IC 級別，電源管理架構(gòu)會給系統(tǒng)帶來噪聲，在比較一種架構(gòu)相對于另一種架構(gòu)的優(yōu)勢時，您應(yīng)該考慮到這一點。對于內(nèi)部電壓調(diào)節(jié)，IC 可以使用低壓差穩(wěn)壓器 （LDO） 或 DC/DC 轉(zhuǎn)換器。盡管 DC/DC 通常是兩者中效率更高的一種，但圖 1b 顯示，相對于圖 1a 中的 LDO，DC/DC 也貢獻(xiàn)了更多的噪聲。噪聲等于 ADC 返回的最小和最大電壓之差的增加。在圖 1a 和圖 1b 中，ADC 以大約 250KSPS 的速度測量直流電壓，持續(xù)時間為 32ms。DC/DC 穩(wěn)壓器的轉(zhuǎn)換結(jié)果變化是 LDO 的六倍多。

圖 1：具有單端測量的內(nèi)部 LDO 穩(wěn)壓器 （a）；具有單端測量功能的內(nèi)部 DC/DC 穩(wěn)壓器 （b）；帶差分端測量的內(nèi)部 DC/DC 穩(wěn)壓器 （c）

比較圖 1b 和 1c，如果您在差模下使用 DC/DC 穩(wěn)壓器進(jìn)行相同的測量，則整體噪聲會降低，LDO 和 DC/DC 性能之間的差異很小。圖 1 顯示了以伏特而不是最低有效位 （LSB） 為單位的性能，垂直軸轉(zhuǎn)換為伏特，因為差分的 LSB 是單端的兩倍，以說明有符號結(jié)果（負(fù)電壓）的支持。差分測量的方差小于單端實現(xiàn)方差的一半，表明 ADC 將來自 DC/DC 的大部分噪聲視為共模噪聲。

被測量的直流電壓被視為差分輸入，其中 Vss 是 ADC 的負(fù)輸入。因此，即使信號本身是單端信號，在差模下測量也可以降低噪聲，而且在使用 DC/DC 穩(wěn)壓器時還能降低噪聲。這是一個非常好的消息，使工程師能夠利用 DC/DC 的優(yōu)勢，同時消除相關(guān)噪聲。

來自內(nèi)部調(diào)節(jié)器的噪聲只是一種可能的噪聲源。其他可能的噪聲源可能是相鄰的數(shù)字信號，例如 I 2 C 或串行外設(shè)接口 （SPI） 通信，或脈寬調(diào)制 （PWM） 波形。我們建議讓這些信號在物理上盡可能遠(yuǎn)離 ADC 引腳——如果可能，在 ADC 測量期間處于非活動狀態(tài)。大多數(shù) IC 制造商有意通過創(chuàng)建專用模擬引腳使數(shù)字信號遠(yuǎn)離模擬信號。然而，在較小的封裝中，一些數(shù)字功能可能與模擬引腳復(fù)用，或者數(shù)字輸入/輸出 （I/O） 引腳可以與模擬引腳相鄰。

作為一個實驗，讓我們將 DUT 模擬輸入緊鄰 48MHz 時鐘輸出（全軌到軌擺幅）定位，以表示數(shù)字噪聲源。如圖 2 和圖 3 所示，與差分相比，單端測量增加了相鄰時鐘輸出，噪聲增加更大。在單端情況下，測得的電壓連接到模擬輸入。差分模式下的互補輸入將保留在通用 I/O （GPIO） 模式下并主動驅(qū)動為低電平，即器件的數(shù)字源電源電壓 （DVSS）。在差分情況下，互補輸入外部連接到器件的模擬電源電壓 （AVSS）。

雖然與單端示例相比很小，但差分結(jié)果表明噪聲仍然存在。目視檢查顯示，與差分對的正負(fù)腿之間的距離相比，時鐘相對接近差分測量的正腿。因此，相對耦合不會相等，噪聲不會完全表現(xiàn)為共模。

該實驗是在四層 PCB 上進(jìn)行的，第三層提供了幾乎完全堅固的接地層，因此返回電流可以直接在走線下方流動。第二層提供參考電壓并在多個位置分開，使信號和接地平面返回路徑之間的耦合復(fù)雜化，并可能為噪聲產(chǎn)生影響測量的介質(zhì)，這可能進(jìn)一步解釋噪聲的存在

圖 2：從相鄰時鐘到單端 ADC 輸入的串?dāng)_ A 與無噪聲對比

圖 3：從相鄰時鐘到差分 ADC 輸入的串?dāng)_ A 與無噪聲對比

在最后一個實驗中，評估模塊以 50kB（868MHz，2GFSK，2kHz 偏差）傳輸 100 個隨機數(shù)據(jù)包引入了無線電信號。EVM 與 DUT 相鄰放置，因此 MCU（和 ADC）距離 EVM 的 PCB 天線大約 6 厘米。圖 4 再次顯示，差分配置在抗噪性方面優(yōu)于單端配置。關(guān)鍵是能量在差分 ADC 的正負(fù)輸入上均勻耦合，因此信號被拒絕為共模理想情況下，在圖 4 所示的差分測量中不會出現(xiàn)噪聲，因此這種偏離預(yù)期的優(yōu)點討論可能的原因。

圖 4：附近無線電信號引起的噪聲

時鐘和低于 1 GHz 無線電的實驗之間最顯著的區(qū)別是相對耦合面積。在時鐘的情況下，耦合區(qū)域與時鐘走線與 ADC 輸入線平行的位置最為相關(guān)。在此并行運行之后，信號分流：ADC 信號從板外傳送到電壓源進(jìn)行測量，而時鐘終止于另一個接收輸入。

具有最小屏蔽的板外連接為無線電能量耦合到 ADC 提供了潛在途徑。此外，ADC 正負(fù)輸入之間電氣長度的任何差異都可能導(dǎo)致耦合噪聲為差分噪聲，而不是共模噪聲。將 ADC 正負(fù)輸入之間的電氣長度差異最小化的一種有效方法是設(shè)計對稱的信號路徑。

本節(jié)中的測試旨在顯示差分信號提供的改進(jìn)的廣度。改進(jìn)發(fā)生在應(yīng)用程序或?qū)崿F(xiàn)級別。來自相鄰無線電的干擾也適用于需要電磁兼容性 （EMC）的藍(lán)牙和 Wi-Fi 應(yīng)用。板級的改進(jìn)也很明顯，來自相鄰數(shù)字信號的交叉耦合（串?dāng)_）。最后，在 IC 層面的改進(jìn)甚至是可見的，選擇嘈雜的穩(wěn)壓器可實現(xiàn)低功耗運行并緩解 ADC 性能的下降。

雖然差分信號是實現(xiàn)數(shù)據(jù)表中的 ADC 性能的寶貴工具，但必須優(yōu)先考慮了解數(shù)據(jù)表參數(shù)。MCU 內(nèi)有許多與 ADC 性能相關(guān)的配置和依賴關(guān)系，這會使根據(jù)應(yīng)用要求理解數(shù)據(jù)表性能變得困難。

本系列解決了一些主要的性能依賴關(guān)系，并提供了有助于揭開 MCU 數(shù)據(jù)表和集成 ADC 性能的神秘面紗的趨勢。有了這種理解，開發(fā)人員可以為傳感器應(yīng)用做出更明智的 MCU 選擇，并實施能夠充分實現(xiàn)集成 ADC 性能的設(shè)計。

審核編輯：郭婷