在現(xiàn)代雷達(dá)系統(tǒng)、激光測(cè)距以及高能物理試驗(yàn)中往往產(chǎn)生寬帶信號(hào)或者上升沿比較陡的信號(hào)(一般10ns左右)。若對(duì)此類信號(hào)進(jìn)行數(shù)字化處理,要求A/D部分的采樣率至少應(yīng)該在200M/s以上。本文介紹的系統(tǒng)正是針對(duì)這樣的要求而開發(fā)出來的。

　　1 系統(tǒng)結(jié)構(gòu)

?

　　系統(tǒng)分為A/D轉(zhuǎn)換和數(shù)據(jù)傳輸控制兩大部分(圖1)。數(shù)據(jù)傳輸控制部分作成PC機(jī)的插卡在計(jì)算機(jī)的PCI擴(kuò)展插槽內(nèi),它的主要功能是將A/D采樣得到的數(shù)據(jù)傳遞給計(jì)算機(jī),同時(shí)產(chǎn)生相關(guān)的控制信號(hào)去控制整個(gè)系統(tǒng);A/D轉(zhuǎn)換部分由于受到電源和體積的影響單獨(dú)作成一個(gè)模塊置于計(jì)算機(jī)外部,其中關(guān)鍵的核心器件ADC采用的是MAXIM公司推出的MAX101A,它的最高采樣率可達(dá)500兆/秒,采樣精度為8bit。兩部分之間的數(shù)據(jù)傳遞通過扁平電纜來完成。

　　2 A/D轉(zhuǎn)換

　　2.1信號(hào)調(diào)理

　　對(duì)于高速A/D采樣電路來講,前端調(diào)理電路顯得尤為重要,不僅要有足夠的帶寬,而且還要將單端的輸入信號(hào)變成差分信號(hào)提供給ADC,以減少偶次諧波的產(chǎn)生,同時(shí)本身的噪聲也要很小,這樣才不會(huì)對(duì)ADC的精度產(chǎn)生影響?？紤]到上述因素,在前端部分采用了AD公司的AD8138作為緩沖放大器,它的性能指標(biāo)為：-3dB帶寬320MHz,輸入噪聲5nV/(根號(hào)Hz)。AD8138為表面封裝器件,本身的體積非常小巧,使得ADC與信號(hào)輸入點(diǎn)的距離可以很近,大大減少了外界噪聲的影響。經(jīng)測(cè)試,器件的模擬帶寬為230MHz(圖2)。

?

　　2.2 系統(tǒng)時(shí)鐘的選擇

　　ADC芯片MAX101A要求的采樣時(shí)鐘為500MHz的ECL差分時(shí)鐘。對(duì)于如此高速的時(shí)鐘電路,孔徑晃動(dòng)(jitter)是選擇時(shí)鐘源的一個(gè)非常重要指標(biāo)。Jitter是指時(shí)鐘沿本身不穩(wěn)定,在一定范圍內(nèi)晃動(dòng),時(shí)鐘沿的晃動(dòng)會(huì)帶來采樣點(diǎn)的不確定性,被采樣信號(hào)的頻率越高造成的誤差就越大(圖3)。經(jīng)過調(diào)研,市場(chǎng)上有兩種比較成熟的芯片可供選擇。一是Motorola公司MC12439,另一個(gè)是Synergy公司的SY89424。MC12439可輸出的頻率是50～800MHz(Peak-to-Peak jitter 25ps 8δ),/TRK1 SY89424的最高輸出頻率為1GHz(Peak-to-Peak jitter 3δ)且兩者的輸出電平都為差分的PECL。雖然兩種芯片給出的jitter相差不大,但實(shí)際上以上參數(shù)都是在輸出時(shí)鐘頻率小于其最大輸出頻率一半的條件下給出的,也就是說此時(shí)的輸出時(shí)鐘是內(nèi)部VCO的輸出經(jīng)過分頻后得到的。如果輸出時(shí)鐘不經(jīng)分頻而直接輸出,輸出時(shí)鐘的頻率實(shí)際上是內(nèi)部鎖相環(huán)VCO頻率的兩倍,輸出時(shí)鐘的穩(wěn)定性與VCO時(shí)鐘的占空比有直接的關(guān)系。而VCO很難保證它的占空比總是50%,后以在這種情況輸出時(shí)鐘jitter將大大增加。鑒于上述原因,最終選擇了Synergy公司的輸出頻率可達(dá)1GHz的SY89424。

?

?