深度剖析索尼首顆雙層圖像傳感器

在 IEDM 2021 上，我們首次聽說了索尼的這顆雙層圖像傳感器，在2022 年 IEEE VLSI 技術(shù)和電路會議上，索尼提供了更多詳細信息，現(xiàn)在它已經(jīng)上市。

TechInsights 已經(jīng)讓我們第一次看到了“世界上第一個”雙層圖像傳感器，我們在這里展示了我們的初步結(jié)果。該設(shè)備是在具有 48 MP、1.12 μm 像素間距的索尼 Xperia 1V 智能手機主攝像頭中發(fā)現(xiàn)的，我們可以確認它具有雙光電二極管（每個像素中都有一個左右光電二極管，用于全陣列 PDAF）。die尺寸為 11.37 x 7.69 mm 邊到邊。

事實上，該傳感器實際上具有三層活性硅（ac tive silicon），圖像信號處理器 (ISP) 使用直接鍵合接口 (DBI：Direct Bond Interface) 以傳統(tǒng)方式堆疊到“第二層”（我們將盡可能使用索尼的命名法） CMOS 圖像傳感器 (CIS)。

圖 1：傳感器的 SEM 橫截面表示三個有源硅層。

圖 1 顯示了陣列的 SEM 橫截面。光線通過微透鏡和濾色器從圖像底部進入。每個像素由孔柵（aperture grid：with compound layers）分隔，以提高量子效率。每個光電二極管之間使用了前深溝槽隔離（Front Deep Trench Isolation），索尼似乎在深溝槽中使用二氧化硅來提高全阱容量（Full Well Capacity）和量子效率（這將通過進一步分析得到證實）。該層還具有平面?zhèn)鬏旈T（planar Transfer Gate），用于將光電荷從二極管傳輸?shù)礁訑U散區(qū)。

第一層之上是硅的“第二層”，每個像素包含三個晶體管；復(fù)位、放大器（Source-Follower）和選擇晶體管。這些晶體管位于第二層硅上方，并使用“深度接觸”實現(xiàn)與第一層的連接，該接觸穿過第二層，基本上形成硅通孔 (TSV)。

最后，ISP 位于第二層的金屬化之上，使用混合（Direct）鍵合進行連接。用于連接 CIS DBI Cu 的 ISP 的銅線在此圖像中不可見。

這種結(jié)構(gòu)的關(guān)鍵是一個工藝流程，它可以承受創(chuàng)建熱氧化物和激活第二層上的注入所需的熱循環(huán)。

圖2是來自本文的圖像，顯示了流程。形成第一層光電二極管和傳輸門，第二層進行晶圓鍵合和減薄。只有這樣才能形成第二層?xùn)艠O氧化物并激活注入。最后，形成深接觸，蝕刻穿過第二層，并接觸第一層器件。

圖 2：“CMOS 圖像傳感器的 3D 順序工藝集成”中描述的雙層 CIS 工藝流程

圖 3 更詳細地顯示了第一層和第二層之間的界面。傳輸門（圖中的 TG）連接到第二層的第一金屬層。稍長的深接觸位于樣品表面下方，在圖像中部分可見。它們連接第一層和第二層之間的浮動擴散節(jié)點。亞局部連接（在樣品表面下方）用于將第一層上方的四個光電二極管互連到復(fù)位 FET 的源極和 AMP（源極跟隨器）FET 的柵極。

圖 3：第一層和第二層界面的 SEM 橫截面細節(jié)。

圖 4 詳細探討了亞局域連接。這是襯底層第一層的平面 SEM 圖像。黃色框勾勒出像素輪廓，PDL 和 PDR 表示左右光電二極管。一個微透鏡覆蓋每個像素。指示了亞局部連接，用于互連兩個像素的浮動擴散和四個像素的接地。近本地連接似乎是多晶硅；目前正在通過進一步分析證實這一點。

圖 4：襯底級像素第一層的 SEM 平面圖。

雙層結(jié)構(gòu)的動機是多方面的。即使像素間距減小，也可以保持光電二極管的滿阱容量。亞局部接觸的使用減少了浮動擴散的電容，增加了像素的轉(zhuǎn)換增益。第二層上增加的可用面積允許增加 AMP（源極跟隨器）晶體管面積，從而減少該設(shè)備通道中產(chǎn)生的噪聲（閃爍和電報）。

值得花點時間來欣賞索尼在這里取得的成就。新的工藝流程和深接觸技術(shù)允許兩層有源器件以令人印象深刻的 0.46 μm（中心到中心）的深接觸（或硅通孔）間距互連。即使是與 ISP 的混合鍵合也只有 1.12 μm；

TechInsights 迄今為止看到的最小pitch。在最近的國際圖像傳感器研討會上，索尼描述了下一代，它將使用嵌入第一層的“埋入式”亞局部連接和第二層的像素 FinFets（即將發(fā)布）。也許我們正在看到真正三維電路的第一階段，多層硅上的有源器件相互連接。

世界上第一個堆疊 CMOS 圖像傳感器技術(shù)

據(jù)索尼介紹，其2 層晶體管像素是世界上第一個堆疊 CMOS 圖像傳感器技術(shù)，其像素結(jié)構(gòu)將光電二極管和像素晶體管分隔在不同的基板層上，而不是將兩者置于同一基板上的傳統(tǒng)樣式。這種新結(jié)構(gòu)大約使飽和信號電平相對于傳統(tǒng)圖像傳感器翻倍，拓寬了動態(tài)范圍并降低了噪聲。這種像素結(jié)構(gòu)將使像素即使在較小的像素尺寸下也能顯著改善其成像特性。

2層晶體管像素技術(shù)是堆疊式 CMOS 圖像傳感器的進步，它由一個像素芯片組成，該像素芯片由堆疊在形成信號處理電路的邏輯芯片之上的背照式像素組成。在傳統(tǒng)的堆疊式 CMOS 圖像傳感器中，光電二極管和像素晶體管并排放置在同一基板上。SSS 使用其專有的堆疊技術(shù)創(chuàng)建了一種結(jié)構(gòu)，其中用于將光信號轉(zhuǎn)換為電信號的光電二極管和位于單獨基板上的像素晶體管用于控制一個位于另一個之上的信號。

新結(jié)構(gòu)提高了光電二極管的容量，同時通過將光電二極管和像素晶體管堆疊在單獨的基板層上，使飽和信號電平相對于傳統(tǒng)圖像傳感器大約翻了一番。反過來，這將擴大動態(tài)范圍——相機可以捕捉到的從暗到亮的色調(diào)范圍。

此外，用于像素晶體管的無光電二極管基板可以為傳輸門（TRG）以外的像素晶體管提供額外空間，例如復(fù)位晶體管（RST）、選擇晶體管（SEL）和放大晶體管（AMP）。這為放大晶體管創(chuàng)造了更大的可用區(qū)域，從而成功地顯著降低了夜間和其他暗處圖像容易產(chǎn)生的噪聲。

索尼表示，傳統(tǒng) CMOS 圖像傳感器的光電二極管和像素晶體管占據(jù)同一襯底層，而公司的新設(shè)計則將光電二極管和像素晶體管分離到兩個不同的襯底層中。通過拆分層，光電二極管可以更大，從而產(chǎn)生更高的信號飽和水平（也稱為全阱容量），而更大的晶體管會產(chǎn)生更少的噪聲。這一結(jié)果具有雙重優(yōu)勢，既可以增加動態(tài)范圍，又可以降低噪聲。

從工程和制造的角度來看，2 層晶體管像素設(shè)計需要納米級的精度來布置光電二極管和像素晶體管。索尼采用了 3D 順序集成工藝，而不是傳統(tǒng)的完整晶圓鍵合工藝。光電二極管形成后，將兩層粘合在一起，然后光電二極管用于排列第二層晶體管的創(chuàng)建。正如索尼所說，對準(zhǔn)精度取決于光刻而不是鍵合。

該工藝包括其自身的挑戰(zhàn)，包括堆疊晶圓后生產(chǎn)過程中的熱量。傳統(tǒng)的 CMOS 傳感器生產(chǎn)需要大約 400°C 的耐熱性，而新設(shè)計需要更高的耐熱性，超過 1,000°C。為了解決這個問題，索尼開發(fā)了新的鍵合技術(shù)并制造了晶體管來適應(yīng)。