91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

電子發(fā)燒友App

硬聲App

掃碼添加小助手

加入工程師交流群

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>EDA/IC設(shè)計(jì)>利用OVM實(shí)現(xiàn)可重用的驗(yàn)證平臺(tái)

利用OVM實(shí)現(xiàn)可重用的驗(yàn)證平臺(tái)

收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦
熱點(diǎn)推薦

基于VMM驗(yàn)證方法學(xué)的MCU驗(yàn)證環(huán)境

1 簡(jiǎn)介 隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來(lái)檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)
2023-08-25 16:45:551548

如何實(shí)現(xiàn)一個(gè)驗(yàn)證MCU指令

1 簡(jiǎn)介 隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來(lái)檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)
2023-08-29 17:00:511505

OVM驗(yàn)證方法學(xué)的Cookbook大家喜歡看英文版?還是中文版?

OVM驗(yàn)證方法學(xué)的Cookbook大家喜歡看英文版?還是中文版?了解一下 大家都在看什么版本的?都是什么口味?{:soso_e120:}
2012-01-11 10:41:45

利用RC1000和SoC設(shè)計(jì)展示評(píng)估平臺(tái)RC200搭建一個(gè)原型驗(yàn)證系統(tǒng)的樣機(jī)?

SoC原型的Handel-C描述及其實(shí)現(xiàn)流程是怎樣的?利用RC1000和SoC設(shè)計(jì)展示評(píng)估平臺(tái)RC200搭建一個(gè)原型驗(yàn)證系統(tǒng)的樣機(jī)?
2021-05-28 06:15:18

重用機(jī)床編碼技術(shù)及重構(gòu)算法研究

重用機(jī)床的組成模塊特征,進(jìn)而將可重用機(jī)床的模塊編碼系統(tǒng)分為模塊主碼、模塊接口特征碼和模塊圖紙管理碼三部分組成。通過(guò)計(jì)算總相似系數(shù)得到與目標(biāo)模塊最接近的模塊,給出了重用機(jī)床模塊選擇算法的流程,并以重用機(jī)床中的橫梁為例進(jìn)行了驗(yàn)證。關(guān)鍵詞:重用機(jī)床;編碼技術(shù);重構(gòu)算法[hide][/hide]
2009-05-17 11:58:53

驗(yàn)證方法簡(jiǎn)介

和標(biāo)準(zhǔn)化。 在第一個(gè)專用 HVL(硬件驗(yàn)證語(yǔ)言)出現(xiàn)后不久,驗(yàn)證方法就應(yīng)運(yùn)而生。采用方法論(如 UVM)的主要優(yōu)點(diǎn)是? 通過(guò)測(cè)試臺(tái)重用驗(yàn)證 IP 實(shí)現(xiàn)即插即用的重用性? 一種行之有效的方法,具有行業(yè)
2022-02-13 17:03:49

C語(yǔ)言接口與實(shí)現(xiàn)--創(chuàng)建重用軟件的技術(shù)

C語(yǔ)言接口與實(shí)現(xiàn)--創(chuàng)建重用軟件的技術(shù)
2016-11-07 17:17:51

IC驗(yàn)證"UVM驗(yàn)證平臺(tái)"組成(三)

驗(yàn)證用于找出DUT中的bug,這個(gè)過(guò)程通常是把DUT放入一個(gè)驗(yàn)證平臺(tái)中來(lái)實(shí)現(xiàn)的。一個(gè)驗(yàn)證平臺(tái)實(shí)現(xiàn)如下基本功能:驗(yàn)證平臺(tái)要模擬DUT的各種真實(shí)使用情況,這意味著要給DUT施加各種激勵(lì),有正常的激勵(lì)
2020-12-02 15:21:34

IC驗(yàn)證"為什么要學(xué)習(xí)UVM呢"

Synopsys在VMM中的寄存器解決方案RAL。同時(shí),UVM還吸收了VMM中的 一些優(yōu)秀的實(shí)現(xiàn)方式??梢哉f(shuō),UVM繼承了VMM和OVM的優(yōu)點(diǎn),克服了各自的缺點(diǎn),代表了驗(yàn)證方法學(xué)的發(fā)展方向。學(xué)了UVM之后能做
2020-12-01 15:09:14

IC驗(yàn)證平臺(tái)

IC驗(yàn)證平臺(tái)
2021-08-09 07:39:47

MCU芯片級(jí)驗(yàn)證的相關(guān)資料推薦

第二章 驗(yàn)證flow驗(yàn)證的Roadmap驗(yàn)證的目標(biāo)UVM驗(yàn)證方法學(xué)ASIC驗(yàn)證分解驗(yàn)證策略和任務(wù)的分解AMBA重用、靈活性、兼容性、廣泛支持一.驗(yàn)證的Roadmap1.ASIC芯片項(xiàng)目流程市場(chǎng)需求
2021-11-01 06:28:47

SoC驗(yàn)證平臺(tái)的FPGA綜合怎么實(shí)現(xiàn)?

先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法成為SoC設(shè)計(jì)成功的關(guān)鍵。一個(gè)簡(jiǎn)單可行的SoC驗(yàn)證平臺(tái),可以加快SoC系統(tǒng)的開(kāi)發(fā)與驗(yàn)證過(guò)程。FPGA器件的主要開(kāi)發(fā)供應(yīng)商都針對(duì)自己的產(chǎn)品推出了SoC系統(tǒng)的開(kāi)發(fā)驗(yàn)證平臺(tái),如
2019-10-11 07:07:07

c接口和實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù) 源碼下載

c接口和實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù) 源碼分享關(guān)于如何設(shè)計(jì)、實(shí)現(xiàn)和有效使用庫(kù)函數(shù)的指南少之又少(如果說(shuō)還有的話)。這本書作填補(bǔ)了這個(gè)空白。它可以作為下一代軟件的工具書,所有的C語(yǔ)言程序員都應(yīng)該閱讀。
2018-02-07 21:21:27

【懸賞100塊】如何實(shí)現(xiàn)FPGA重構(gòu)計(jì)算(Android平臺(tái)

LZ我是大四計(jì)算機(jī)的,沒(méi)錯(cuò),我在做畢設(shè),而且?guī)缀跻换I莫展。題目是在Android平臺(tái)實(shí)現(xiàn)重構(gòu)計(jì)算:簡(jiǎn)單說(shuō),就是實(shí)現(xiàn)應(yīng)用程序把一部分計(jì)算密集型的任務(wù)交給FPGA來(lái)計(jì)算,把FPGA作為CPU的一個(gè)
2015-05-20 20:03:58

一文解析驗(yàn)證碼與打碼平臺(tái)的攻防對(duì)抗

灰產(chǎn)的攻擊手段也不斷提升。本文就從驗(yàn)證碼與打碼平臺(tái)的對(duì)抗講起?! 『螢榇虼a平臺(tái)?  打碼平臺(tái)的基本原理是利用人工智能技術(shù)實(shí)現(xiàn)對(duì)驗(yàn)證碼設(shè)計(jì)原理的突破?! ∑涔ぷ髁鞒倘缦聢D所示:  原作者:頂象
2022-09-28 11:02:12

優(yōu)化系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)快速開(kāi)發(fā),快速執(zhí)行和重用

優(yōu)化系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)快速開(kāi)發(fā),快速執(zhí)行和重用
2019-08-26 12:44:39

北京急聘 高級(jí)仿真驗(yàn)證工程師

職位描述:1.負(fù)責(zé)我司數(shù)據(jù)通信產(chǎn)品的FPGA和ASIC應(yīng)用的仿真驗(yàn)證工作; 2.著重負(fù)責(zé)仿真驗(yàn)證平臺(tái)系統(tǒng)的搭建和仿真驗(yàn)證方法的引進(jìn); 3.編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。 任職要求
2015-07-16 11:04:49

基于VMM驗(yàn)證方法學(xué)的MCU驗(yàn)證環(huán)境實(shí)現(xiàn)方法介紹

1 簡(jiǎn)介隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來(lái)檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)的。此外
2019-07-03 07:40:26

基于VMM的驗(yàn)證環(huán)境的驗(yàn)證MCU指令實(shí)現(xiàn)設(shè)計(jì)

1 簡(jiǎn)介 隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來(lái)檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)的。此外
2019-07-01 08:15:47

多通道RF到位開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)相控陣的快速原型設(shè)計(jì)

在硬件中進(jìn)行評(píng)估。接收數(shù)據(jù)捕獲接口實(shí)現(xiàn)用戶特定的接收數(shù)據(jù)處理。軟件和固件都是開(kāi)源的,類似于基于我們最新的收發(fā)器或轉(zhuǎn)換器的其他Analog Devices模塊。結(jié)論Quad MxFE RF到位開(kāi)發(fā)平臺(tái)
2020-08-21 14:24:29

如何利用ARM與FPGA設(shè)計(jì)重構(gòu)控制器?

重構(gòu)技術(shù)是指利用重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu),那我們具體該怎么做呢?
2019-08-09 07:35:02

如何利用stm32f103與2.4寸TFT觸液晶屏實(shí)現(xiàn)數(shù)字示波器的設(shè)計(jì)?

如何利用stm32f103與2.4寸TFT觸液晶屏實(shí)現(xiàn)數(shù)字示波器的設(shè)計(jì)?
2021-11-15 06:46:30

如何利用一個(gè)單重置積分電路來(lái)實(shí)現(xiàn)PGA?

本文為您介紹如何利用一個(gè)單重置積分電路來(lái)實(shí)現(xiàn)PGA,這個(gè)方法有什么好處?
2021-04-07 06:57:20

如何重用Bootloader固件來(lái)驗(yàn)證簽名并解密數(shù)據(jù)呢

您還有第二個(gè)MCU或其他要通過(guò)Z-Wave OTA傳輸?shù)臄?shù)據(jù)文件。如何重用Bootloader固件來(lái)驗(yàn)證簽名并解密數(shù)據(jù)?引導(dǎo)加載程序中已經(jīng)存在用于驗(yàn)證和解密文件的代碼,并且眾所周知。重用現(xiàn)有的引導(dǎo)
2022-02-14 07:54:04

如何重用Selectmap配置引腳?

數(shù)據(jù)傳輸。此外,F(xiàn)PGA將在運(yùn)行時(shí)任意重新配置。我已經(jīng)驗(yàn)證了GPIF II總線可以在微控制器端運(yùn)行時(shí)重新調(diào)整用途。配置后,可以選擇映射D0-D15作為GPIO重用嗎?在降低PROGRAM_B之前,必須特別注意將這些引腳移至高阻態(tài)?CCLK可以作為時(shí)鐘輸出重復(fù)使用嗎?TIA
2020-06-09 17:35:45

如何設(shè)計(jì)和驗(yàn)證SoC

的軟件模擬器作為驗(yàn)證的第一站。Mentor Graphics驗(yàn)證IP(VIP)是一個(gè)復(fù)用組件庫(kù),無(wú)縫集成到使用UVM、OVM、Verilog、VHDL和SystemC構(gòu)建的測(cè)試平臺(tái),也與第三方軟件
2017-04-05 14:17:46

尋找一個(gè)現(xiàn)成的PMSM控制算法驗(yàn)證平臺(tái)?

盡快完成控制算法的驗(yàn)證,所以如果有現(xiàn)成的驗(yàn)證方案更好。我自己搭建平臺(tái)是可以的,但是預(yù)算有限,并且時(shí)間上也來(lái)不及了。我對(duì)平臺(tái)的要求是比較簡(jiǎn)單的,能跑出來(lái)結(jié)果就行。具體要求如下:1 能測(cè)量三相的相電流;2 有位置編碼器,能進(jìn)行實(shí)現(xiàn)FOC控制;3 能得到電流、電壓、位置、速度的曲線圖。
2019-12-23 16:25:38

怎么構(gòu)建一種基于FPGA的NoC驗(yàn)證平臺(tái)?

本文提出了一種基于FPGA的NoC驗(yàn)證平臺(tái)。詳細(xì)討論了該驗(yàn)證平臺(tái)中FPGA硬件平臺(tái)和NoC軟件的基本功能,并闡述了TG/R,MPU,MPI以及NoC軟件的重用性等特點(diǎn)。通過(guò)一個(gè)實(shí)例仿真驗(yàn)證的結(jié)果說(shuō)明了該驗(yàn)證平臺(tái)的基本功能和優(yōu)越性。
2021-05-06 07:20:48

打碼平臺(tái)是如何高效的破解市面上各家驗(yàn)證平臺(tái)的各種形式驗(yàn)證碼的?

驗(yàn)證碼與打碼平臺(tái)的對(duì)抗講起。何為打碼平臺(tái)?打碼平臺(tái)的基本原理是利用人工智能技術(shù)實(shí)現(xiàn)對(duì)驗(yàn)證碼設(shè)計(jì)原理的突破。其工作流程如下圖所示:以前黑灰產(chǎn)要想獲取數(shù)據(jù),首先會(huì)向自己想要獲取的數(shù)據(jù)頁(yè)面發(fā)送請(qǐng)求,若該數(shù)據(jù)頁(yè)面
2022-11-01 15:21:22

數(shù)字IC驗(yàn)證之“什么是UVM”“UVM的特點(diǎn)”“UVM提供哪些資源”(2)連載中...

。可以在不改變平臺(tái)代碼的基礎(chǔ)上改變平臺(tái)的行為,以產(chǎn)生不同類型的激勵(lì)。平臺(tái)可以在不同的驗(yàn)證工程之間進(jìn)行移植,善于利用uvm提供的各種機(jī)制??梢允?b class="flag-6" style="color: red">驗(yàn)證平臺(tái)具有極強(qiáng)的重用性。uvm為用戶提供了哪些資源
2021-01-21 16:00:16

數(shù)字IC驗(yàn)證之“典型的UVM平臺(tái)結(jié)構(gòu)”(3)連載中...

應(yīng)用的過(guò)程中,將uvm的組件封裝起來(lái),可以將這些封裝的組件呢作為一個(gè)整體進(jìn)行重用,在進(jìn)行芯片級(jí)或者是系統(tǒng)級(jí)驗(yàn)證的時(shí)候,往往會(huì)出現(xiàn)多個(gè)模塊的驗(yàn)證。  此時(shí),測(cè)試平臺(tái)的結(jié)構(gòu)會(huì)發(fā)生變化,圖中的測(cè)試平臺(tái)實(shí)現(xiàn)
2021-01-22 15:32:04

求一種利用FPGA實(shí)現(xiàn)原型板原理圖驗(yàn)證的新方法

請(qǐng)教大神如何利用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證
2021-04-29 06:57:34

求助,重用組件的推薦目錄結(jié)構(gòu)是什么?

我們目前正在將一些我們經(jīng)常使用的樣板代碼組織到 idf 組件中以促進(jìn)重用。網(wǎng)絡(luò)設(shè)置樣板、傳感器驅(qū)動(dòng)程序、ota 設(shè)備配置的基本基礎(chǔ)設(shè)施等功能。由 idf.py create_component 生成
2023-04-13 08:08:50

淺談IC設(shè)計(jì)驗(yàn)證中的打包思想

重用,進(jìn)而實(shí)現(xiàn)對(duì)該驗(yàn)證平臺(tái)的參數(shù)和變量的重用,也提升了驗(yàn)證平臺(tái)重用性?! 」媚锿ǔ?huì)找一個(gè)包統(tǒng)一放置她們的發(fā)卡、耳環(huán)、項(xiàng)鏈和手表,驗(yàn)證者也應(yīng)該寫一個(gè)cfg文件統(tǒng)一“打包”變量和參數(shù)
2023-04-04 17:20:51

硬件驗(yàn)證方法簡(jiǎn)明介紹

驗(yàn)證方法(UVM For VHDL)開(kāi)放式驗(yàn)證方法 (OVM)驗(yàn)證方法手冊(cè) (VMM)eVC 重用方法論 (ERM)參考驗(yàn)證方法 (RVM)高級(jí)驗(yàn)證方法 (AVM)通用重用方法論 (URM)系統(tǒng)驗(yàn)證
2022-11-26 20:43:20

經(jīng)典C語(yǔ)言接口與實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù)

C語(yǔ)言接口與實(shí)現(xiàn)(創(chuàng)建重用軟件的技術(shù))概念清晰、內(nèi)容新穎、實(shí)例詳盡,是一本有關(guān)設(shè)計(jì)、實(shí)現(xiàn)和有效使用C語(yǔ)言庫(kù)函數(shù),掌握創(chuàng)建重用C語(yǔ)言軟件模塊技術(shù)的參考指南。C語(yǔ)言接口與實(shí)現(xiàn)(創(chuàng)建重用軟件的技術(shù)
2023-09-25 06:42:59

高頻RFID芯片的FPGA原型驗(yàn)證平臺(tái)設(shè)計(jì)及驗(yàn)證

的RFID系統(tǒng),用FPGA原型驗(yàn)證平臺(tái)替代上述的電子標(biāo)簽芯片(Tag),使用上層的應(yīng)用軟件開(kāi)發(fā)驗(yàn)證激勵(lì)。通過(guò)閱讀器與FPGA原型驗(yàn)證平臺(tái)進(jìn)行通信來(lái)實(shí)現(xiàn)對(duì)FPGA中的數(shù)字邏輯進(jìn)行驗(yàn)證的目的。圖1是典型的RFID芯片的FPGA原型驗(yàn)證環(huán)境原理圖。
2019-05-29 08:03:31

星載重構(gòu)計(jì)算機(jī)硬件驗(yàn)證平臺(tái)設(shè)計(jì)

隨著片上系統(tǒng)SOC設(shè)計(jì)技術(shù)與大規(guī)??删幊踢壿嬈骷陌l(fā)展,嵌人式處理器在可編程器件卜的實(shí)現(xiàn)得到了廣泛的應(yīng)用介紹了一款基于Virt-111 XC2V3001〕的星載重構(gòu)計(jì)算機(jī)硬件驗(yàn)證平臺(tái)
2009-03-14 18:18:3531

重用Linux設(shè)備驅(qū)動(dòng)程序框架

Linux設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)工作涉及到相當(dāng)多的系統(tǒng)內(nèi)核細(xì)節(jié),對(duì)開(kāi)發(fā)人員的要求很高。由于缺乏必要的重用性,一個(gè)新設(shè)備的驅(qū)動(dòng)程序的開(kāi)發(fā)速度也很緩慢。為了簡(jiǎn)化其開(kāi)發(fā)流程和
2009-04-22 09:59:0118

重用機(jī)床編碼技術(shù)及重構(gòu)算法研究

重用機(jī)床編碼技術(shù)及重構(gòu)算法研究:摘要:在產(chǎn)品開(kāi)發(fā)過(guò)程中80%的設(shè)計(jì)工作是在重用的基礎(chǔ)上進(jìn)行的。設(shè)計(jì)重用能夠縮短產(chǎn)品開(kāi)發(fā)周期、降低設(shè)計(jì)成本和避免重復(fù)性錯(cuò)誤。本文從
2009-05-16 15:31:3314

重用機(jī)床編碼技術(shù)及重構(gòu)算法研究

在產(chǎn)品開(kāi)發(fā)過(guò)程中80%的設(shè)計(jì)工作是在重用的基礎(chǔ)上進(jìn)行的。設(shè)計(jì)重用能夠縮短產(chǎn)品開(kāi)發(fā)周期、降低設(shè)計(jì)成本和避免重復(fù)性錯(cuò)誤。本文從重用機(jī)床的模塊分析入手,詳細(xì)分析了
2009-10-13 17:53:1332

重用機(jī)床編碼技術(shù)及重構(gòu)算法研究

在產(chǎn)品開(kāi)發(fā)過(guò)程中80%的設(shè)計(jì)工作是在重用的基礎(chǔ)上進(jìn)行的。設(shè)計(jì)重用能夠縮短產(chǎn)品開(kāi)發(fā)周期、降低設(shè)計(jì)成本和避免重復(fù)性錯(cuò)誤。本文從重用機(jī)床的模塊分析入手,詳細(xì)分析了
2009-12-16 14:22:2726

收集一些常用的重用VC++類庫(kù)

收集一些常用的重用VC++類庫(kù).rar
2010-02-08 14:17:3712

OVM實(shí)現(xiàn)重用驗(yàn)證平臺(tái)

Open Verification Methodology(OVM)是Mentor Graphics 和Cadence 共同推出的,業(yè)界第一個(gè)基于SystemVerilog、通用開(kāi)放的驗(yàn)證方法學(xué);其基于事務(wù)交易級(jí)的方法學(xué),基于Factory Pattern 的對(duì)象生
2010-07-04 11:43:227

基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建

針對(duì)基于軟件仿真片上網(wǎng)絡(luò)NoC(Network on Chip)效率低的問(wèn)題,提出基于FPGA的NoC驗(yàn)證平臺(tái)構(gòu)建方案。該平臺(tái)集成重用的流量產(chǎn)生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)
2011-01-04 16:24:3812

OVM7692-RACA

如需了解價(jià)格貨期等具體信息,歡迎在首頁(yè)找到聯(lián)系方式鏈接我。不要留言,留言會(huì)被吞,收不到留言。 OVM7692-RACA 產(chǎn)品概述 OVM7692-RACA是OmniVision
2025-02-10 20:31:13

Cadence為PCI Express 3.0推出首款驗(yàn)證

Cadence為PCI Express 3.0推出首款驗(yàn)證解決方案 Cadence設(shè)計(jì)系統(tǒng)公司宣布其已經(jīng)開(kāi)發(fā)了基于開(kāi)放驗(yàn)證方法學(xué)(OVM)的驗(yàn)證IP(VIP)幫助開(kāi)發(fā)者應(yīng)用最新的PCI Express Base Specification
2009-11-04 16:59:591531

測(cè)性DSP軟硬件協(xié)同仿真驗(yàn)證平臺(tái)設(shè)計(jì)

針對(duì)數(shù)字信號(hào)處理器的不同仿真和驗(yàn)證要求,提出了一種測(cè)性軟硬件協(xié)同仿真和驗(yàn)證平臺(tái)的設(shè)計(jì). 采用可配置IP 模塊和總線結(jié)構(gòu),實(shí)現(xiàn)了硬件平臺(tái)可配置性和重用性;采用在線仿真模塊
2011-06-09 17:54:2139

適用于系統(tǒng)級(jí)驗(yàn)證的VMM多層框架

基于驗(yàn)證方法手冊(cè)(VMM)的驗(yàn)證是行之有效的模塊級(jí)驗(yàn)證環(huán)境實(shí)現(xiàn)方法。在系統(tǒng)級(jí)利用模塊級(jí)驗(yàn)證組件顯著改善驗(yàn)證質(zhì)量,縮短滿足系統(tǒng)級(jí)覆蓋率所需的時(shí)間。系統(tǒng)級(jí)測(cè)試平臺(tái)帶來(lái)了一
2011-10-09 16:27:140

基于OVM驗(yàn)證平臺(tái)的IP芯片驗(yàn)證

  芯片驗(yàn)證的工作量約占整個(gè)芯片研發(fā)的70%,已然成為縮短芯片上市時(shí)間的瓶頸。應(yīng)用OVM方法學(xué)搭建SoC設(shè)計(jì)中的DMA IP驗(yàn)證平臺(tái),可有效提高驗(yàn)證效率。
2012-06-20 09:03:293272

SoC多語(yǔ)言協(xié)同驗(yàn)證平臺(tái)技術(shù)研究

SoC基于IP設(shè)計(jì)的特點(diǎn)使驗(yàn)證項(xiàng)目中多語(yǔ)言VIP(Verification IP)協(xié)同驗(yàn)證的需求不斷增加,給驗(yàn)證工作帶來(lái)了很大的挑戰(zhàn)。為了解決多語(yǔ)言VIP在SoC驗(yàn)證環(huán)境靈活重用的問(wèn)題。提出了一種
2015-12-31 09:25:1312

基于UVM的驗(yàn)證平臺(tái)設(shè)計(jì)研究

基于UVM的驗(yàn)證平臺(tái)設(shè)計(jì)研究_王國(guó)軍
2017-01-07 19:00:394

基于OVM的32位微處理器驗(yàn)證吳勇昊

基于OVM的32位微處理器驗(yàn)證_吳勇昊
2017-03-17 08:00:003

利用全新SimpleLink? MCU平臺(tái)加速產(chǎn)品擴(kuò)張并實(shí)現(xiàn)軟件投資最大化

的進(jìn)程。基于驅(qū)動(dòng)、框架和數(shù)據(jù)庫(kù)等共享基礎(chǔ),SimpleLink MCU平臺(tái)全新的軟件開(kāi)發(fā)套件(SDK)以100%的代碼重用實(shí)現(xiàn)擴(kuò)展性,從而縮短了設(shè)計(jì)時(shí)間,并允許開(kāi)發(fā)人員在不同的產(chǎn)品中重復(fù)利用此前的投資。
2017-03-22 11:13:49850

UVM驗(yàn)證平臺(tái)執(zhí)行硬件加速

UVM已經(jīng)成為了一種高效率的、從模塊級(jí)到系統(tǒng)級(jí)完整驗(yàn)證環(huán)境開(kāi)發(fā)標(biāo)準(zhǔn),其中一個(gè)關(guān)鍵的原則是UVM可以開(kāi)發(fā)出重用驗(yàn)證組件。獲得重用動(dòng)力的一個(gè)方面表現(xiàn)為標(biāo)準(zhǔn)的仿真器和硬件加速之間的驗(yàn)證組件和環(huán)境的復(fù)用
2017-09-15 17:08:1114

基于小樣本重用的混合盲均衡算法

隨著人們對(duì)通信質(zhì)量和速度的要求越來(lái)越高,傳統(tǒng)均衡技術(shù)暴露出了越來(lái)越多的缺點(diǎn)?;旌厦ぞ馑惴ㄒ?yàn)槠涓咝?、適應(yīng)度高的特點(diǎn),成為了均衡領(lǐng)域的一個(gè)熱點(diǎn)。該文提出了一種基于小樣本重用的新型混合盲均衡算法。算法利用
2017-11-13 11:33:388

基于FPGA的驗(yàn)證平臺(tái)及有效的SoC驗(yàn)證過(guò)程和方法

設(shè)計(jì)了一種基于FPGA的驗(yàn)證平臺(tái)及有效的SoC驗(yàn)證方法,介紹了此FPGA驗(yàn)證軟硬件平臺(tái)及軟硬件協(xié)同驗(yàn)證架構(gòu),討論和分析了利用FPGA軟硬件協(xié)同系統(tǒng)驗(yàn)證SoC系統(tǒng)的過(guò)程和方法。利用此軟硬件協(xié)同驗(yàn)證
2017-11-17 03:06:0121471

利用FPGA軟硬件協(xié)同系統(tǒng)驗(yàn)證SoC系統(tǒng)的過(guò)程和方法

設(shè)計(jì)了一種基于FPGA的驗(yàn)證平臺(tái)及有效的SoC驗(yàn)證方法,介紹了此FPGA驗(yàn)證軟硬件平臺(tái)及軟硬件協(xié)同驗(yàn)證架構(gòu),討論和分析了利用FPGA軟硬件協(xié)同系統(tǒng)驗(yàn)證SoC系統(tǒng)的過(guò)程和方法。利用此軟硬件協(xié)同驗(yàn)證
2017-11-17 03:06:015211

關(guān)于無(wú)源高頻電子標(biāo)簽芯片功能驗(yàn)證的FPGA原型驗(yàn)證平臺(tái)設(shè)計(jì)

利用Xilinx的FPGA設(shè)計(jì)了一個(gè)FPGA原型驗(yàn)證平臺(tái),用于無(wú)源高頻電子標(biāo)簽芯片的功能驗(yàn)證。主要描述了驗(yàn)證平臺(tái)的硬件設(shè)計(jì),解決了由分立元件實(shí)現(xiàn)模擬射頻前端電路時(shí)存在的問(wèn)題,提出了FPGA器件選型
2017-11-18 08:42:224350

驗(yàn)證設(shè)計(jì)和創(chuàng)建實(shí)現(xiàn)的設(shè)計(jì)

模塊錯(cuò)誤的極端狀況下正確運(yùn)行。工程師通常采用測(cè)試平臺(tái)來(lái)達(dá)到驗(yàn)證目的,測(cè)試平臺(tái)是一種為測(cè)試設(shè)計(jì)而創(chuàng)建的文件。然而,測(cè)試平臺(tái)簡(jiǎn)繁。
2017-11-18 10:06:01991

基于重用激勵(lì)發(fā)生機(jī)制的虛擬SoC驗(yàn)證平臺(tái)

在系統(tǒng)芯片的設(shè)計(jì)中,傳統(tǒng)的激勵(lì)發(fā)生機(jī)制耗費(fèi)人工多且難以重用,嚴(yán)重影響了仿真驗(yàn)證的效率。針對(duì)此問(wèn)題,構(gòu)建了一種基于重用激勵(lì)發(fā)生機(jī)制的虛擬SoC驗(yàn)證平臺(tái)。該平臺(tái)利用重用的激勵(lì)發(fā)生模塊調(diào)用端口激勵(lì)文件
2017-11-28 17:43:390

基于System Verilog的重用驗(yàn)證平臺(tái)設(shè)計(jì)及驗(yàn)證結(jié)果分析

采用System Verilog語(yǔ)言設(shè)計(jì)了一種具有層次化結(jié)構(gòu)的重用驗(yàn)證平臺(tái),該平臺(tái)能夠產(chǎn)生各種隨機(jī)、定向、錯(cuò)誤測(cè)試向量,并提供功能覆蓋率計(jì)算。將驗(yàn)證平臺(tái)在Synopsys公司的VCS仿真工具上運(yùn)行
2018-01-12 11:28:243225

基于放松重用距離的多平臺(tái)數(shù)據(jù)布局

異構(gòu)架構(gòu)迅速發(fā)展,依靠編譯器來(lái)挖掘應(yīng)用程序的數(shù)據(jù)局部性、充分發(fā)揮加速設(shè)備片上cache的硬件優(yōu)勢(shì),是十分重要的.然而,傳統(tǒng)的重用距離在異構(gòu)背景下面臨平臺(tái)差異性挑戰(zhàn),缺乏統(tǒng)一的計(jì)算框架.為了更好地刻畫
2018-01-12 13:41:480

SoC設(shè)計(jì)的擴(kuò)展驗(yàn)證解決方案

為了充分利用系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)帶來(lái)的優(yōu)點(diǎn),業(yè)界需要一種可以擴(kuò)展的驗(yàn)證解決方案,解決設(shè)計(jì)周期中各個(gè)階段的問(wèn)題,縮短驗(yàn)證鴻溝。本文將探討擴(kuò)展驗(yàn)證解決方案為何能夠以及如何解決SoC設(shè)計(jì)目前面臨的功能方面的嚴(yán)峻挑戰(zhàn),以達(dá)到提高設(shè)計(jì)生產(chǎn)力、保證設(shè)計(jì)質(zhì)量、縮短產(chǎn)品上市時(shí)間以及提高投資回報(bào)率的目的。
2018-06-04 03:13:001261

如何使用SimpleLink?MCU平臺(tái)進(jìn)行代碼重用演示?

1.7使用TI SimpleLink?MCU平臺(tái)進(jìn)行代碼重用演示
2018-08-10 01:33:003399

《C語(yǔ)言接口與實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù)》電子教材免費(fèi)下載

《C語(yǔ)言接口與實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù)》概念清晰、實(shí)例詳盡,是一本有關(guān)設(shè)計(jì)、實(shí)現(xiàn)和有效使用C語(yǔ)言庫(kù)函數(shù),掌握創(chuàng)建重用C語(yǔ)言軟件模塊技術(shù)的參考指南。書中提供了大量實(shí)例,重在闡述如何用一種與語(yǔ)言無(wú)關(guān)的方法將接口設(shè)計(jì)實(shí)現(xiàn)獨(dú)立出來(lái),從而用一種基于接口的設(shè)計(jì)途徑創(chuàng)建重用的API。
2018-08-27 08:00:0033

VaaS平臺(tái)已支持區(qū)塊鏈平臺(tái)智能合約的形式化驗(yàn)證

VaaS形式化驗(yàn)證平臺(tái),采用了多種形式化驗(yàn)證方法,具有驗(yàn)證效率高、自動(dòng)化程度高、人工參與度低、易于使用、支持多個(gè)合約開(kāi)發(fā)語(yǔ)言、支持大容量區(qū)塊鏈底層平臺(tái)的形式化驗(yàn)證等優(yōu)點(diǎn)。
2018-12-14 10:18:251555

采用FPGA的NoC驗(yàn)證平臺(tái)實(shí)現(xiàn)方案

本文提出的基于FPGA的NoC驗(yàn)證平臺(tái)在仿真速度方面是一般基于HDL的軟件仿真的16 000倍,而基于PC機(jī)編寫的NoC軟件更增強(qiáng)了該平臺(tái)的靈活性和實(shí)用性。
2019-04-13 11:33:472783

pads物理設(shè)計(jì)重用是電路的重用變得更加容易和高效

墊物理設(shè)計(jì)重用(PDR)使重用經(jīng)過(guò)驗(yàn)證的電路更容易和更有效的通過(guò)支持創(chuàng)建、保存和放置的物理重用元素,獨(dú)立于源示意圖。
2019-11-05 07:09:003226

基于VMM構(gòu)建的驗(yàn)證平臺(tái)在AXI總線協(xié)議SoC中的應(yīng)用研究

本文以軟件工程的視角切入,分析中科院計(jì)算所某片上系統(tǒng)(SoC)項(xiàng)目的驗(yàn)證平臺(tái),同時(shí)也介紹當(dāng)前較為流行的驗(yàn)證方法,即以專門的驗(yàn)汪語(yǔ)言結(jié)合商用的驗(yàn)證模型,快速建立測(cè)試平臺(tái)(test-bench)并在今后的項(xiàng)目中重用(reuse)之。
2020-04-10 09:23:231955

C語(yǔ)言接口與實(shí)現(xiàn)創(chuàng)建重用軟件的技術(shù)PDF電子書免費(fèi)下載

《C語(yǔ)言接口與實(shí)現(xiàn):創(chuàng)建重用軟件的技術(shù)》概念清晰、實(shí)例詳盡,是一本有關(guān)設(shè)計(jì)、實(shí)現(xiàn)和有效使用C語(yǔ)言庫(kù)函數(shù),掌握創(chuàng)建重用C語(yǔ)言軟件模塊技術(shù)的參考指南。書中提供了大量實(shí)例,重在闡述如何用一種與語(yǔ)言無(wú)關(guān)的方法將接口設(shè)計(jì)實(shí)現(xiàn)獨(dú)立出來(lái),從而用一種基于接口的設(shè)計(jì)途徑創(chuàng)建重用的API。
2020-05-11 08:00:0022

采用FPGA器件實(shí)現(xiàn)通信軟硬件驗(yàn)證與測(cè)試平臺(tái)的開(kāi)發(fā)設(shè)計(jì)

為了適應(yīng)通信應(yīng)用要求的多樣性, 需要一種可以實(shí)現(xiàn)快速設(shè)計(jì)、快速驗(yàn)證、快速移植的軟硬件驗(yàn)證與測(cè)試平臺(tái)。該平臺(tái)可以提供通信系統(tǒng)最基本的硬件架構(gòu)、軟件環(huán)境、靈活的接口以及系統(tǒng)可配置的設(shè)計(jì)功能,方便用戶根據(jù)
2020-08-10 17:37:471689

ZYNQ EMIO重用封裝實(shí)現(xiàn)算法板級(jí)驗(yàn)證

為了快速實(shí)現(xiàn)算法板級(jí)驗(yàn)證,PC端需要通過(guò)JTAG或以太網(wǎng)與FPGA形成通路。最簡(jiǎn)單便捷的方案是利用協(xié)議棧芯片,用戶可以無(wú)視底層,利用簡(jiǎn)單的SPI協(xié)議讀寫寄存器實(shí)現(xiàn)復(fù)雜的TCP UDP等網(wǎng)絡(luò)協(xié)議。當(dāng)然
2020-12-25 17:22:192776

snickerdoodle高速計(jì)算FPGA平臺(tái)實(shí)現(xiàn)聯(lián)網(wǎng)系統(tǒng)快速開(kāi)發(fā)

? 1 Snickerdoodle---高速計(jì)算FPGA平臺(tái) ? ? snickerdoodle是一個(gè)邊緣計(jì)算平臺(tái),實(shí)現(xiàn)高完整性物聯(lián)網(wǎng)系統(tǒng)的快速開(kāi)發(fā)和商業(yè)化。snickerdoodle非常適合中量
2020-12-28 09:52:022617

一種基于緩存塊重用信息的動(dòng)態(tài)旁路策略

非易失性存儲(chǔ)器具有能耗低、擴(kuò)展性強(qiáng)和存儲(chǔ)密度大等優(yōu)勢(shì),替代傳統(tǒng)靜態(tài)隨機(jī)存取存儲(chǔ)器作為片上緩存,但其寫操作的能耗及延遲較高,在大規(guī)模應(yīng)用前需優(yōu)化寫性能。提出一種基于緩存塊重用信息的動(dòng)態(tài)旁路策略用于
2021-04-29 15:48:424

支持18億門SoC全芯片驗(yàn)證的英諾達(dá)硬件驗(yàn)證平臺(tái)

歷時(shí)4月,支持18億門SoC全芯片驗(yàn)證的英諾達(dá)硬件驗(yàn)證平臺(tái)成都中心一期成功實(shí)現(xiàn)滿載運(yùn)行,圓滿達(dá)成云平臺(tái)一期運(yùn)營(yíng)所有目標(biāo)!英諾達(dá)的云平臺(tái),不同于傳統(tǒng)的IDC機(jī)房,機(jī)器要求高、運(yùn)營(yíng)復(fù)雜、專業(yè)要求極高
2021-12-17 13:54:492703

代碼的重用性是代碼開(kāi)發(fā)和確保可維護(hù)性的關(guān)鍵

  所有嵌入式軟件開(kāi)發(fā)人員都應(yīng)該了解庫(kù)的工作方式及其提供的好處。代碼的重用性是高效、高效的代碼開(kāi)發(fā)和確保可維護(hù)性的關(guān)鍵。
2022-06-30 14:58:252144

利用APB_I2C模塊搭建層次化驗(yàn)證平臺(tái)

  近期疫情嚴(yán)重,身為社畜的我只能在家中繼續(xù)鉆研技術(shù)了。之前寫過(guò)一篇關(guān)于搭建FIFO驗(yàn)證平臺(tái)的博文,利用SV的OOP特性對(duì)FIFO進(jìn)行初步驗(yàn)證,但有很多不足之處,比如結(jié)構(gòu)不夠規(guī)范、驗(yàn)證組件類不獨(dú)立于DUT等問(wèn)題。此次嘗試驗(yàn)證更復(fù)雜的IP,并利用SV的更多高級(jí)特性來(lái)搭建層次化驗(yàn)證平臺(tái)
2022-08-10 11:14:493897

虛擬數(shù)字機(jī)器人仿真測(cè)試驗(yàn)證平臺(tái)(C6657+FPGA架構(gòu))

虛擬數(shù)字機(jī)器人仿真測(cè)試驗(yàn)證平臺(tái),真正提供機(jī)器人控制器檢測(cè)、驗(yàn)證平臺(tái)檢測(cè)各類工業(yè)機(jī)器人控制器的功能、性能指標(biāo),允許基于EtherCAT總線的機(jī)器人控制器連接,仿真硬件實(shí)時(shí)吞吐仿真數(shù)據(jù),實(shí)現(xiàn)ms級(jí)的檢測(cè)、驗(yàn)證
2022-08-31 20:39:092244

代碼重用的架構(gòu)可視化關(guān)鍵

  代碼的重用已成為一種通用的軟件開(kāi)發(fā)最佳實(shí)踐。它通過(guò)提高開(kāi)發(fā)效率來(lái)加快上市時(shí)間,同時(shí)最大限度地降低與全新開(kāi)發(fā)相關(guān)的成本。代碼重用的實(shí)踐還使開(kāi)發(fā)組織能夠利用從現(xiàn)有代碼庫(kù)中吸取的經(jīng)驗(yàn)教訓(xùn)。
2022-11-07 14:50:11862

ASIC芯片設(shè)計(jì)之UVM驗(yàn)證

百度百科對(duì)UVM的釋義如下:通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVerilog類庫(kù)為主體的驗(yàn)證平臺(tái)開(kāi)發(fā)框架,驗(yàn)證工程師可以利用重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗(yàn)證環(huán)境。
2022-11-30 12:47:002241

用于性能建模、設(shè)計(jì)驗(yàn)證和硅后驗(yàn)證的便攜式激勵(lì)方法

同樣,需要根據(jù)芯片驗(yàn)證的特定要求重寫exec代碼。驗(yàn)證平臺(tái)中用于控制總線上不同主站的基本軟件驅(qū)動(dòng)程序(如DMA和內(nèi)存控制器)通??捎糜诖祟悜?yīng)用。生成的 C 代碼還需要以評(píng)估平臺(tái)可接受的格式進(jìn)行集成
2022-12-21 11:23:052980

多臺(tái)FPGA原型驗(yàn)證平臺(tái)自由互連

FPGA原型驗(yàn)證平臺(tái)系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片F(xiàn)PGA平臺(tái)或者2片的FPGA,抑或是4片的FPGA組成一個(gè)子系統(tǒng)。
2023-04-11 09:50:031544

如何使用verilog參數(shù)和generate語(yǔ)句來(lái)編寫重用的verilog代碼?

與大多數(shù)編程語(yǔ)言一樣,我們應(yīng)該嘗試使盡可能多的代碼重用。這使我們能夠減少未來(lái)項(xiàng)目的開(kāi)發(fā)時(shí)間,因?yàn)槲覀兛梢愿p松地將代碼從一個(gè)設(shè)計(jì)移植到另一個(gè)設(shè)計(jì)。
2023-05-08 16:59:462418

如何使用參數(shù)化編寫重用的verilog代碼

我們將介紹如何使用verilog參數(shù)和generate語(yǔ)句來(lái)編寫重用的verilog 代碼。 與大多數(shù)編程語(yǔ)言一樣,我們應(yīng)該嘗試使盡可能多的代碼重用。這使我們能夠減少未來(lái)項(xiàng)目的開(kāi)發(fā)時(shí)間
2023-05-11 15:59:211760

SystemVerilog測(cè)試套件加速IP到SoC的重用

如果沒(méi)有經(jīng)過(guò)深思熟慮的驗(yàn)證環(huán)境,驗(yàn)證團(tuán)隊(duì)會(huì)浪費(fèi)大量時(shí)間在 SoC 級(jí)別重新創(chuàng)建驗(yàn)證環(huán)境以實(shí)現(xiàn)芯片級(jí)驗(yàn)證,因?yàn)樗麄儾豢紤]重用最初開(kāi)發(fā)的環(huán)境來(lái)驗(yàn)證其塊級(jí) IP。即使跨相同的抽象級(jí)別,也無(wú)法重用相同的驗(yàn)證IP和環(huán)境來(lái)支持仿真和仿真,也會(huì)導(dǎo)致延遲,并消耗不必要的工程資源。
2023-05-29 10:13:161084

介紹從一組重用驗(yàn)證組件中構(gòu)建測(cè)試平臺(tái)所需的步驟

本文介紹了從一組重用驗(yàn)證組件中構(gòu)建測(cè)試平臺(tái)所需的步驟。UVM促進(jìn)了重用,加速了測(cè)試平臺(tái)構(gòu)建的過(guò)程。
2023-06-13 09:11:111090

重用驗(yàn)證組件中構(gòu)建測(cè)試平臺(tái)的步驟

本文介紹了從一組重用驗(yàn)證組件中構(gòu)建測(cè)試平臺(tái)所需的步驟。UVM促進(jìn)了重用,加速了測(cè)試平臺(tái)構(gòu)建的過(guò)程。 首先對(duì) 測(cè)試平臺(tái)集成者(testbench integrator) 和 測(cè)試編寫者(test
2023-06-13 09:14:231316

使用 RAPIDS RAFT 進(jìn)行機(jī)器學(xué)習(xí)和數(shù)據(jù)分析的重用計(jì)算模式

使用 RAPIDS RAFT 進(jìn)行機(jī)器學(xué)習(xí)和數(shù)據(jù)分析的重用計(jì)算模式
2023-07-05 16:30:311176

OVM6946-RAJA英文規(guī)格書

電子發(fā)燒友網(wǎng)站提供《OVM6946-RAJA英文規(guī)格書.pdf》資料免費(fèi)下載
2025-08-06 15:53:311

已全部加載完成