手機(jī)功能的增加對(duì)PCB板的設(shè)計(jì)要求更高，伴隨著一輪藍(lán)牙設(shè)備、蜂窩電話和3G時(shí)代來臨，使得工程師越來越關(guān)注RF電路的設(shè)計(jì)技巧。射頻（RF）電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。不過，在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計(jì)約束而無法準(zhǔn)確地實(shí)施時(shí)如何對(duì)它們進(jìn)行折衷處理。當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，所以這些對(duì)手機(jī)的EMC、EMI影響都很大，下面就對(duì)手機(jī)PCB板的在設(shè)計(jì)RF布局時(shí)必須滿足的條件加以總結(jié)：

1 、盡可能地把高功率RF放大器（HPA）和低噪音放大器（LNA）隔離開來

簡(jiǎn)單地說，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。手機(jī)功能比較多、元器件很多，但是PCB空間較小，同時(shí)考慮到布線的設(shè)計(jì)過程限定最高，所有的這一些對(duì)設(shè)計(jì)技巧的要求就比較高。這時(shí)候可能需要設(shè)計(jì)四層到六層PCB了，讓它們交替工作，而不是同時(shí)工作。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器（VCO）。確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當(dāng)然，銅皮越多越好。敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。

2 、設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。

物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號(hào)以及接地等的分區(qū)。

2.2.1 我們討論物理分區(qū)問題。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長(zhǎng)度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。

最有效的電路板堆疊方法是將主接地面（主地）安排在表層下的第二層，并盡可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。在物理空間上，像多級(jí)放大器這樣的線性電路通常足以將多個(gè)RF區(qū)之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。

2.2.2 RF與IF走線應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對(duì)整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在手機(jī)PCB板設(shè)計(jì)中占大部分時(shí)間的原因。在手機(jī)PCB板設(shè)計(jì)上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終通過雙工器把它們?cè)谕幻嫔线B接到RF端和基帶處理器端的天線上。需要一些技巧來確保直通過孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔?？梢酝ㄟ^將直通過孔安排在PCB板兩面都不受RF干擾的區(qū)域來將直通過孔的不利影響減到最小。有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，金屬屏蔽罩必須焊在地上，必須與元器件保持一個(gè)適當(dāng)距離，因此需要占用寶貴的PCB板空間。盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數(shù)字信號(hào)線應(yīng)該盡可能走內(nèi)層，而且最好走線層的下面一層PCB是地層。RF信號(hào)線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過缺口處周圍要盡可能地多布一些地，不同層上的地可通過多個(gè)過孔連在一起。

2.2.3 恰當(dāng)和有效的芯片電源去耦也非常重要。許多集成了線性線路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來確保濾除所有的電源噪音。一塊集成電路或放大器常常帶有一個(gè)開漏極輸出，因此需要一個(gè)上拉電感來提供一個(gè)高阻抗RF負(fù)載和一個(gè)低阻抗直流電源，同樣的原則也適用于對(duì)這一電感端的電源進(jìn)行去耦。有些芯片需要多個(gè)電源才能工作，因此你可能需要兩到三套電容和電感來分別對(duì)它們進(jìn)行去耦處理，電感極少并行靠在一起，因?yàn)檫@將形成一個(gè)空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào)，因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度，或者成直角排列以將其互感減到最小。

2.2.4 電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。手機(jī)的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。這意味著手機(jī)需要運(yùn)行多種電源，而這給隔離帶來了更多的問題。電源通常從連接器引入，并立即進(jìn)行去耦處理以濾除任何來自線路板外部的噪聲，然后再經(jīng)過一組開關(guān)或穩(wěn)壓器之后對(duì)其進(jìn)行分配。手機(jī)PCB板上大多數(shù)電路的直流電流都相當(dāng)小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨(dú)走一條盡可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個(gè)過孔來將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來各種各樣的問題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠(yuǎn)離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵耍敲此鼈兙陀锌赡墚a(chǎn)生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。如果射頻信號(hào)線不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布一圈地，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號(hào)線盡可能遠(yuǎn)離濾波器引腳也是個(gè)好方法。

此外，整塊板上各個(gè)地方的接地都要十分小心，否則會(huì)在引入一條耦合通道。有時(shí)可以選擇走單端或平衡RF信號(hào)線，有關(guān)交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號(hào)線如果走線正確的話，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個(gè)合理的線寬以得到一個(gè)匹配信號(hào)源、走線和負(fù)載的阻抗，實(shí)際布線可能會(huì)有一些困難。緩沖器可以用來提高隔離效果，因?yàn)樗砂淹粋€(gè)信號(hào)分為兩個(gè)部分，并用于驅(qū)動(dòng)不同的電路，特別是本振可能需要緩沖器來驅(qū)動(dòng)多個(gè)混頻器。當(dāng)混頻器在RF頻率處到達(dá)共模隔離狀態(tài)時(shí)，它將無法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。壓控振蕩器（VCO）可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲。

2.2.5 要保證不增加噪聲必須從以下幾個(gè)方面考慮：首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過濾波來去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線通常是一個(gè)控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實(shí)心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來噪聲的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個(gè)相對(duì)較高的電平，VCO輸出信號(hào)很容易干擾其它電路，因此必須對(duì)VCO加以特別注意。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。諧振電路（一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī)）與VCO有關(guān)，但也有它自己的特點(diǎn)。簡(jiǎn)單地講，諧振電路是一個(gè)帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語音或數(shù)據(jù)調(diào)制到RF信號(hào)上。所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當(dāng)多的元器件、板上分布區(qū)域較寬以及通常運(yùn)行在一個(gè)很高的RF頻率下，因此諧振電路通常對(duì)噪聲非常敏感。信號(hào)通常排列在芯片的相鄰腳上，但這些信號(hào)引腳又需要與相對(duì)較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，并連回到一個(gè)對(duì)噪聲很敏感的控制環(huán)路上。要做到這點(diǎn)是不容易的。

自動(dòng)增益控制（AGC）放大器同樣是一個(gè)容易出問題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過由于手機(jī)具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。設(shè)計(jì)AGC線路必須遵守良好的模擬電路設(shè)計(jì)技術(shù)，而這跟很短的運(yùn)放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠(yuǎn)離RF、IF或高速數(shù)字信號(hào)走線。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長(zhǎng)線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。公共模擬地和用于屏蔽和隔開信號(hào)線的地通常是同等重要的，因此在設(shè)計(jì)早期階段，仔細(xì)的計(jì)劃、考慮周全的元器件布局和徹底的布局*估都非常重要，同樣應(yīng)使RF線路遠(yuǎn)離模擬線路和一些很關(guān)鍵的數(shù)字信號(hào)，所有的RF走線、焊盤和元件周圍應(yīng)盡可能多填接地銅皮，并盡可能與主地相連。如果RF走線必須穿過信號(hào)線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線周圍多布一些地，并把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個(gè)實(shí)心的整塊接地面直接放在表層下第一層時(shí)，隔離效果最好，盡管小心一點(diǎn)設(shè)計(jì)時(shí)其它的做法也管用。在PCB板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線以便你能將地連接過孔布置到表層上的隔離地塊。應(yīng)當(dāng)避免在PCB各層上生成游離地，因?yàn)樗鼈儠?huì)像一個(gè)小天線那樣拾取或注入噪音。在大多數(shù)情況下，如果你不能把它們連到主地，那么你最好把它們?nèi)サ簟?/p>

3 、在手機(jī)PCB板設(shè)計(jì)時(shí)，應(yīng)對(duì)以下幾個(gè)方面給予極大的重視

3.3.1 電源、地線的處理

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低式抑制噪音作以表述：

（1）、眾所周知的是在電源、地線之間加上去耦電容。

（2）、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，通常信號(hào)線寬為：0.2～0.3mm，最經(jīng)細(xì)寬度可達(dá)0.05～0.07mm，電源線為1.2～2.5 mm。 對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路， 即構(gòu)成一個(gè)地網(wǎng)來使用（模擬電路的地不能這樣使用）

（3）、用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?，地線各占用一層。

3.3.2 數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來說，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來說，整人PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。

3.3.3 信號(hào)線布在電（地）層上

在多層印制板布線時(shí)，由于在信號(hào)線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?/p>

3.3.4 大面積導(dǎo)體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。

3.3.5 布線中網(wǎng)絡(luò)系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸（2.54mm），所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸（2.54 mm）或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。

4 、進(jìn)行高頻PCB設(shè)計(jì)的技巧和方法如下：

4.4.1 傳輸線拐角要采用45°角，以降低回?fù)p

4.4.2 要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對(duì)絕緣材料與鄰近布線之間的電磁場(chǎng)進(jìn)行有效管理。

4.4.3 要完善有關(guān)高精度蝕刻的PCB設(shè)計(jì)規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對(duì)布線形狀的下切（undercut）和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。對(duì)布線（導(dǎo)線）幾何形狀和涂層表面進(jìn)行總體管理，對(duì)解決與微波頻率相關(guān)的趨膚效應(yīng)問題及實(shí)現(xiàn)這些規(guī)范相當(dāng)重要。

4.4.4 突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。

4.4.5 對(duì)信號(hào)過孔而言，要避免在敏感板上使用過孔加工（pth）工藝，因?yàn)樵摴に嚂?huì)導(dǎo)致過孔處產(chǎn)生引線電感。

4.4.6 要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場(chǎng)對(duì)電路板的影響。

4.4.7 要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(yīng)（圖2）。此外，這種高可焊涂層所需引線較少，有助于減少環(huán)境污染。

4.4.8 阻焊層可防止焊錫膏的流動(dòng)。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì)導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。一般采用焊壩（solder dam）來作阻焊層。的電磁場(chǎng)。這種情況下，我們管理著微帶到同軸電纜之間的轉(zhuǎn)換。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應(yīng)，需在設(shè)計(jì)時(shí)了解、預(yù)測(cè)并加以考慮。當(dāng)然，這種不匹配也會(huì)導(dǎo)致回?fù)p，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號(hào)干擾。

5 、電磁兼容性設(shè)計(jì)

電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。

5.5.1 選擇合理的導(dǎo)線寬度

由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長(zhǎng)度成正比，與其寬度成反比，因而短而精的導(dǎo)線對(duì)抑制干擾是有利的。時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對(duì)于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時(shí)，即可完全滿足要求；對(duì)于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。

5.5.2 采用正確的布線策略

采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

5.5.3 為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計(jì)布線時(shí)應(yīng)盡量避免長(zhǎng)距離的平等走線，盡可能拉開線與線之間的距離，信號(hào)線與地線及電源線盡可能不交叉。在一些對(duì)干擾十分敏感的信號(hào)線之間設(shè)置一根接地的印制線，可以有效地抑制串?dāng)_。

5.5.4 為了避免高頻信號(hào)通過印制導(dǎo)線時(shí)產(chǎn)生的電磁輻射，在印制電路板布線時(shí)，還應(yīng)注意以下幾點(diǎn)：

（1）盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

（2）時(shí)鐘信號(hào)引線最容易產(chǎn)生電磁輻射干擾，走線時(shí)應(yīng)與地線回路相靠近，驅(qū)動(dòng)器應(yīng)緊挨著連接器。

（3）總線驅(qū)動(dòng)器應(yīng)緊挨其欲驅(qū)動(dòng)的總線。對(duì)于那些離開印制電路板的引線，驅(qū)動(dòng)器應(yīng)緊緊挨著連接器。

（4）數(shù)據(jù)總線的布線應(yīng)每?jī)筛盘?hào)線之間夾一根信號(hào)地線。最好是緊緊挨著最不重要的地址引線放置地回路，因?yàn)楹笳叱］d有高頻電流。

（5）在印制板布置高速、中速和低速邏輯電路時(shí)，應(yīng)按照?qǐng)D1的方式排列器件。

5.5.5 抑制反射干擾

為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長(zhǎng)度和采用慢速電路。必要時(shí)可加終端匹配，即在傳輸線的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。根據(jù)經(jīng)驗(yàn)，對(duì)一般速度較快的TTL電路，其印制線條長(zhǎng)于10cm以上時(shí)就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動(dòng)電流及吸收電流的最大值來決定。

5.5.6 電路板設(shè)計(jì)過程中采用差分信號(hào)線布線策略

布線非?？拷牟罘中盘?hào)對(duì)相互之間也會(huì)互相緊密耦合，這種互相之間的耦合會(huì)減小EMI發(fā)射，通常（當(dāng)然也有一些例外）差分信號(hào)也是高速信號(hào)，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號(hào)的布線，特別是設(shè)計(jì)傳輸線的信號(hào)線時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號(hào)線的布線，以確保信號(hào)線的特征阻抗沿信號(hào)線各處連續(xù)并且保持一個(gè)常數(shù)。在差分線對(duì)的布局布線過程中，我們希望差分線對(duì)中的兩個(gè)PCB線完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對(duì)中的PCB線具有完全一樣的阻抗并且布線的長(zhǎng)度也完全一致。差分PCB線通常總是成對(duì)布線，而且它們之間的距離沿線對(duì)的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線對(duì)的布局布線總是盡可能地靠近。