概述

隨著設(shè)計規(guī)模的急劇增加和設(shè)計工藝復(fù)雜度的不斷提高，尤其是FinFET復(fù)雜工藝帶來的后仿電路的寄生器件規(guī)模急劇增加，傳統(tǒng)SPICE仿真工具進行功能驗證時遇到了前所未有的挑戰(zhàn)。首先是仿真時間太長，許多設(shè)計要運行幾天甚至幾周的時間；其次是仿真容量巨大，已經(jīng)超出了傳統(tǒng)仿真工具的處理能力；再加上PVT 工藝角數(shù)目越來越多，無法得到全面、準確的驗證，大大增加了設(shè)計風險。

市場上現(xiàn)有的后仿真工具不能滿足業(yè)內(nèi)的需求。一方面速度達不到要求，對一些后仿真電路需要幾個星期甚至幾個月的情形不在少數(shù)；另一方面，精度達不到要求，由于后仿真工具可能為了提升性能而采用了比較激進的約簡技術(shù)，導致仿真結(jié)果不能被接受；最后是用戶使用不方便，需要根據(jù)電路的類型設(shè)置不同的參數(shù)才能得到較好的速度和精度。

Empyrean ALPS ?（Accurate Large capacity Parallel SPICE）是新一代高速高精度并行晶體管級電路仿真工具，能夠在保持100%SPICE精度的前提下突破目前驗證大規(guī)模電路所遇到的容量、速度瓶頸。ALPS能夠處理上千萬個元器件規(guī)模的設(shè)計（特別針對后仿電路），采用獨有的智能矩陣求解器和并行技術(shù)，使仿真速度實現(xiàn)大幅度提升，相比其他商用并行SPICE仿真器具有3-8倍的加速比。

功能與優(yōu)勢：

? SPICE 電路仿真

》100M器件規(guī)模的仿真容量

獨有的多核并行仿真技術(shù)，保持較好的線性加速比，對商用并行SPICE仿真器能夠達到3-8倍的加速比

支持數(shù)模混合仿真以及與業(yè)界領(lǐng)先數(shù)字仿真器的co-sim

對于電源管理類電路，具有卓越的收斂性和性能

完善的電路自動靜態(tài)和動態(tài)檢查，幫助發(fā)現(xiàn)潛在的設(shè)計問題

支持Save/Recover斷點續(xù)仿功能 p 獨有的加密工具，保護您的知識產(chǎn)權(quán)

方便集成到主流IC設(shè)計平臺和主流IC分析優(yōu)化工具

模型被國際領(lǐng)先Foundry認證

支持最新的5nm工藝

? 矩陣求解

集成超過10種的矩陣求解方法，確保各種類型電路的穩(wěn)定的收斂性

智能矩陣求解器，精度無損，保持物理拓撲結(jié)構(gòu)，性能相對業(yè)界領(lǐng)先的矩陣求解器可達到5-10倍的加速比

功能：

1、精度：ALPS具有完全的SPICE精度，不使用任何模型簡化技術(shù)，求解全電路方程，仿真結(jié)果得到Silicon實測證明。

2、速度：ALPS針對后仿電路采用精度無損的智能矩陣求解器，利用先進的矩陣求解技術(shù)，多線程并行算法。相對于傳統(tǒng)的SPICE仿真器，可以加速5-10倍。對于領(lǐng)先商用并行 SPICE仿真器具有3-8倍的加速比。

3、容量：ALPS采用獨特的內(nèi)存管理方法，仿真容量》100M器件規(guī)模的電路仿真容量，在保證仿真精度的同時幾乎可以達到Fast SPICE類似的容量。

特點：

1、全面的電路仿真分析：

? 支持OP， DC， Tran， AC， PZ， STB， No i s e ， Transient Noise及多重掃描等常用的電路分析類型

? 提供完善的Corner分析

? 支持Monte Carlo分析，以及快速Monte Carlo分析

2、支持的數(shù)據(jù)與平臺

支持業(yè)界主流的晶體管模型和建模語言

? BSIM3， BSIM4， BSIMSOI， BSIMCMG， PSP， MOSVAR，MOS1， MOS3， TFT， HiSim_HV， MOS20 ? BJT， JFET， DIODE

? S-element/Nport

? 無源器件和電源

? 支持硬件描述語言Verilog-A， Verilog

3、流程集成

? Industry leading EDA design environment

? Command line mode

4、支持的平臺

X86 64-bit：

? Red Hat Enterprise V5， and V6