電子發(fā)燒友App
在給很多初學(xué)者上課時(shí)，發(fā)現(xiàn)大家對(duì)IC設(shè)計(jì)中經(jīng)常使用的縮寫和術(shù)語很陌生，交流起來有些困難，尤其是一些縮寫和術(shù)語用中文很難翻譯，不能準(zhǔn)確表達(dá)其意思。
下面為大家收集了100個(gè)數(shù)字IC設(shè)計(jì)中常用的縮寫或術(shù)語，供大家參考，為初學(xué)者門的學(xué)習(xí)添磚加瓦。
| 英文縮寫 | 英文全稱 | 漢語釋義 |
| ADC | Analog to Digital Convert | 模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換電路 |
| AHB | Advanced High Performance Bus | ARM公司推出的AMBA總線規(guī)范之一，主要用于高性能模塊(如CPU、DMA和DSP等)之間的連接 |
| APR | Auto place and route | 自動(dòng)布局布線，是數(shù)字后端版圖實(shí)現(xiàn)的主要流程 |
| ARM | Acorn RISC Machine | 英國(guó)ARM公司，手機(jī)或者移動(dòng)芯片中常用的CPU處理器，現(xiàn)在低功耗設(shè)計(jì)中基本都采用ARM CPU |
| ASIC | Application Special Integrated Circuit | 專用集成電路，芯片設(shè)計(jì)公司的主流設(shè)計(jì)流程 |
| ATPG | Auto Test Pattern Generator | 測(cè)試向量自動(dòng)生成工具，DFT中的常見流程 |
| AXI | Advanced eXtensible Interface | ARM公司推出的AMBA總線規(guī)范之一 |
| BE | Back End | 后端，指IC設(shè)計(jì)中的后端設(shè)計(jì)流程 |
| BIST | Build in System Test | 內(nèi)建測(cè)試系統(tǒng)，DFT中的常見流程 |
| CAD | Computer Aided Design | 計(jì)算機(jī)輔助設(shè)計(jì)，也是IC設(shè)計(jì)公司中的一個(gè)部門，專門幫助提供軟件自動(dòng)化 |
| CDC | clock domain crossing | 異步時(shí)鐘時(shí)序檢查，是數(shù)字設(shè)計(jì)中的重要步驟 |
| COVERAGE | ? | 覆蓋率，數(shù)字驗(yàn)證常用術(shù)語，主要有代碼覆蓋率和功能覆蓋率等 |
| CPLD | Complex Programmable Logic Device | 復(fù)雜可編程器件，和FPGA類似 |
| CTS | Clock tree synthesis | 時(shí)鐘樹綜合，是數(shù)字后端實(shí)現(xiàn)中的重要流程 |
| DAC | Digital to Analog Convert | 數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換電路 |
| DC | design compiler | synopsys公司的數(shù)字綜合工具 |
| DFT | Design for Test | 為了增強(qiáng)芯片可測(cè)性而采用的一種設(shè)計(jì)方法，是數(shù)字IC流程中的重要步驟 |
| DMA | Direct Memory Access | 直接內(nèi)存存取 |
| DRAM | Dynamic Random Access Memory | 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,最為常見的系統(tǒng)內(nèi)存 |
| DRC | Design Rule Check | 生成版圖后檢查其是否符合工藝廠提供的設(shè)計(jì)規(guī)則,如寬度、間距、面積等。 |
| DSP | Digital Signal Processing | 數(shù)字信號(hào)處理模塊，IC設(shè)計(jì)公司的算法實(shí)現(xiàn)經(jīng)常采用 |
| DUT | design under test | 待測(cè)試的設(shè)計(jì)模塊 |
| DUV | design under verification | 和DUT的意思類似 |
| ECO | Engineering Change Order | 在項(xiàng)目后期，只能在門級(jí)對(duì)芯片設(shè)計(jì)進(jìn)行修改 |
| EDA | Electronic Design Automation | 電子設(shè)計(jì)自動(dòng)化，IC設(shè)計(jì)流程中需要使用非常多的EDA工具 |
| EEPROM | Electrically Erasable Programmable Read ?Only Memory | 電可擦除只讀存儲(chǔ)器 |
| ERC | Electronic Rule Check | IC設(shè)計(jì)經(jīng)過Layout后檢查其版圖是否符合電氣規(guī)則 |
| FE | Front End | 前端，數(shù)字IC設(shè)計(jì)中的前端設(shè)計(jì)流程 |
| FLASH | Flash EEPROM Memory | 閃存，同時(shí)具有RAM快速讀取數(shù)據(jù)的特點(diǎn)與EEPROM的可擦除及非易失性。 |
| FM | formal | 形式驗(yàn)證，網(wǎng)表與verilog進(jìn)行比較 |
| Foundry | ? | 指芯片制造加工廠的代工業(yè)務(wù)，負(fù)責(zé)將設(shè)計(jì)完成的芯片生產(chǎn)出來 |
| FPGA | Field Programmable Gate Array | 現(xiàn)場(chǎng)可編程門陣列，與ASIC流程相對(duì)應(yīng) |
| FSDB | ? | 數(shù)字IC設(shè)計(jì)中常用的波形文件格式 |
| FSM | Finite state machine | 數(shù)字邏輯設(shè)計(jì)中的有限自動(dòng)狀態(tài)機(jī) |
| FULLCHIP | fullchip level | 常用于數(shù)字前端設(shè)計(jì)和驗(yàn)證，指系統(tǒng)級(jí)和芯片級(jí) |
| GDSII | ? | 版圖layout的文件格式 |
| GLS | gate level simulation | 指數(shù)字驗(yàn)證中的門級(jí)仿真 |
| GPIO | General Purpose Input Output | 通用輸入/輸出，總線擴(kuò)展器 |
| HDMI | High Definition Multimedia Interface | 高清晰度多媒體接口，是一種數(shù)字化視頻/音頻接口技術(shù)規(guī)范 |
| I2C | Inter-Integrated Circuit | IIC是一種常用的多向控制總線，簡(jiǎn)單，只有兩根線 |
| IC | Integrated Circuit | 集成電路 |
| ICC | IC Compiler | synopsys公司用于自動(dòng)布局布線的一款軟件，很多公司都在用 |
| IEEE | Institute of Electrical and Electronics ?Engineers | 電氣和電子工程師協(xié)會(huì) |
| INNOVUS | ? | cadence公司的數(shù)字版圖實(shí)現(xiàn)工具 |
| IP | Intellectual Property | 知識(shí)產(chǎn)權(quán)，數(shù)字IC設(shè)計(jì)中一般將最小的設(shè)計(jì)模塊成為IP |
| JTAG | Joint Test Action Group | 聯(lián)合測(cè)試工作組，是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，多用于芯片測(cè)試用 |
| Layout | ? | 版圖，指芯片最終生成的版圖，類似于建筑行業(yè)中的設(shè)計(jì)圖紙 |
| LPS | low power simulation | 低功耗仿真，多用于低功耗設(shè)計(jì)驗(yàn)證中 |
| LSI | Large-scale intergrated circuit | 大規(guī)模集成電路 |
| LUT | Look Up Table | 查找表，用于存一些數(shù)據(jù)，本質(zhì)就是一個(gè)RAM |
| LVS | Layout versus Schematic | 版圖與電路圖一致性檢查，變成版圖后檢查其版圖與門級(jí)電路是否一致 |
| MCU | Microcontroller unit | 微控制器，主控模塊 |
| MIPI | Mobile Industry Processor Interface | 移動(dòng)產(chǎn)業(yè)處理器接口，為移動(dòng)應(yīng)用處理器制定的開放標(biāo)準(zhǔn)和一個(gè)規(guī)范 |
| Modelsim | ? | mentor公司的數(shù)字前端仿真工具，也叫QUESTASIM |
| MPW | Multiple Project Wafer | 多項(xiàng)目晶圓投片，指在同一種工藝的不同芯片放在同一塊晶圓(Wafer)上流片，是小公司節(jié)省成本的有效手段 |
| MSB | Most Significant Bit | 一個(gè)多bit數(shù)據(jù)的最高有效位，相對(duì)應(yīng)的概念是LSB |
| NCSIM | ? | cadence公司的數(shù)字前端仿真工具 |
| NDR | Non-Default Route | 非默認(rèn)連線規(guī)則，版圖實(shí)現(xiàn)中的重要概念 |
| Netlist | ? | 門級(jí)網(wǎng)表，一般是RTL Code經(jīng)過綜合工具生成的網(wǎng)表文件 |
| NFC | Near Field Communication | 一種近距離無線通訊技術(shù) |
| OCP | Open Core Protocol | 一個(gè)高效的、總線獨(dú)立的、可配置和高度可擴(kuò)展的接口協(xié)議 |
| PAD | ? | 指芯片的input/output?端口 |
| PBA | Path-based analyze | 基于路徑的時(shí)序分析 |
| PCIe | Peripheral Component Interconnect Express | 外設(shè)組件互連標(biāo)準(zhǔn)，一種常見的總線標(biāo)準(zhǔn) |
| PD | Physical design | 物理設(shè)計(jì)，一般指數(shù)字后端的版圖設(shè)計(jì) |
| PERL | ? | 數(shù)字IC設(shè)計(jì)常用的一種腳本語言，非常適合文本處理 |
| PLL | Phase Locked Loop | 鎖相環(huán)，一般用于時(shí)鐘性倍頻電路，用來產(chǎn)生時(shí)鐘clock |
| PT | prime time | synopsys公司的靜態(tài)時(shí)序分析工具 |
| PV | Physical verification | 物理驗(yàn)證，數(shù)字版圖實(shí)現(xiàn)后需要做的驗(yàn)證 |
| Python | ? | 常用的腳本語言，現(xiàn)在在人工智能方面使用很多，大受歡迎 |
| R&D | research and design | 研發(fā)中心 |
| RAM | Random Access Memory | 隨機(jī)存儲(chǔ)器 |
| REGRESSION | ? | 回歸測(cè)試，簡(jiǎn)單來說就是講所有的測(cè)試用例不斷的重復(fù)的跑，直到?jīng)]有錯(cuò)誤穩(wěn)定一段時(shí)間 |
| RF | Radiation Frequency | 發(fā)射頻率，射頻電路 |
| RISC | Reduced Instruction Set Computer | 用于CPU中的精簡(jiǎn)指令集 |
| ROM | Read Only Memory | 只讀存儲(chǔ)器，具有非易失性。 |
| RTL | Register Transformation Level | 寄存器傳輸級(jí)，多指使用verilog來描述的層次 |
| Shell | ? | 數(shù)字IC設(shè)計(jì)常用的一種腳本語言，和linux結(jié)合緊密 |
| SI | Signal Integrity | 信號(hào)完整性 |
| signoff | ? | 驗(yàn)收機(jī)制，驗(yàn)收標(biāo)準(zhǔn) |
| SoC | System on Chip | 片上系統(tǒng)，一般指規(guī)模比較大的芯片，大多含有CPU/MCU等 |
| SPEC | specification | 說明書，規(guī)范，每個(gè)崗位工程師都要寫相應(yīng)的spec |
| SPI | Serial Peripheral Interface | 串行外設(shè)接口，是一種高速的，全雙工，同步的通信總線 |
| SRAM | Static Random Access Memory | 靜態(tài)隨機(jī)存取存儲(chǔ)器 |
| STA | Static Timing Analysis | 靜態(tài)時(shí)序分析，數(shù)字IC設(shè)計(jì)流程中的重要環(huán)節(jié) |
| SV | systemverilog | 主流的數(shù)字驗(yàn)證語言 |
| Tapout | ? | 流片，將最終的版圖文件送到工藝廠去生產(chǎn) |
| TCL | Tool Command Language | 工具命令語言。數(shù)字后端設(shè)計(jì)中常用的腳本語言 |
| tessent | ? | mentor公司的DFT工具，市場(chǎng)占有率很高 |
| Testbench | ? | 測(cè)試平臺(tái)，數(shù)字驗(yàn)證搭建用來測(cè)試的平臺(tái) |
| TTL | Transistor-Transistor Logic | TTL電平標(biāo)準(zhǔn)，規(guī)定+5V等價(jià)于邏輯1，0V等價(jià)于邏輯0 |
| UART | Universal Asynchronous ?Receiver/Transmitter | 通用異步收發(fā)傳輸器，一種常見的IP模塊 |
| USB | Universal Serial Bus | 通用串行總線，一種高速的連接外設(shè)的總線協(xié)議 |
| UVM | Universal Verification Methodology | 主流的數(shù)字驗(yàn)證方法學(xué)，基于systemverilog |
| VCD | value change dump | 一個(gè)通用的波形文件格式，信息詳細(xì)，但文件較大 |
| VCS | ? | synopsys公司的數(shù)字前端仿真工具 |
| Verdi | ? | synopsys公司的數(shù)字前端debug工具 |
| VHDL | VHSIC(Very High Speed IC) Hardware ?Description Language | 一種硬件描述語言，和verilog類似，現(xiàn)在使用的公司不多了 |
| Vivado | Vivado | FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境 |
| VLSI | Very-large-scale integrated circuit | 超大規(guī)模集成電路 |
編輯：黃飛
?
工商網(wǎng)監(jiān)
評(píng)論