何能夠讓計(jì)算和Memory水乳交融，這個(gè)看起來的確是一個(gè)一石二鳥的想法。畢竟，作為CPU/GPU以及memory，從本質(zhì)上大家都是門電路，沒理由不在一起。在這里，就需要認(rèn)真地再復(fù)習(xí)一下memory的類別了。

在易失的存儲(chǔ)器中，主要就是SRAM和DRAM。兩者都?xì)v史相對(duì)比較悠久的器件。而且，在大部分的心目中DRAM就是memory的缺省候選。對(duì)于DRAM來講，有一篇神文值得安利?！禬hat Every Programmer Should Know About Memory》［1］，其中基本上介紹了程序員需要關(guān)心的Memory相關(guān)的信息，特別集中在DRAM上。當(dāng)然，如果要寫What Every Designer Should Know About Memory， 估計(jì)要關(guān)注SRAM了。

DRAM和SRAM的主要區(qū)別如下：

可以看出，SRAM相對(duì)于DRAM，需要更多的晶體管來實(shí)現(xiàn)。SRAM的好處是：

1. 不需要Refesh的電路，每個(gè)Cell的內(nèi)容在寫入之后，會(huì)一直保存到掉電為止。而DRAM則需要在10-100ms的時(shí)間級(jí)別進(jìn)行Refresh。

2. SRAM的抗干擾能力要比DRAM強(qiáng)，這個(gè)也是那些晶體管的主要用處。

這里面沒有提另一個(gè)關(guān)鍵的信息，就是功耗。對(duì)于一般的情況下，因?yàn)镈RAM需要周期性地refresh，因此功耗比較大。但是SRAM自身功耗和主頻的關(guān)系比較大，如果整個(gè)系統(tǒng)的時(shí)鐘很高的話，SRAM的功耗可能會(huì)超過DRAM。

對(duì)于Memory來講，定義它的主要性質(zhì)的基本因素就是Cell，每一個(gè)Cell在RAM中代表一個(gè)Bit，但是更重要的是memory的array，任何的memory都不是單個(gè)cell的操作，而是需要array level的操作。

這個(gè)是memory cell 和memory array的示意圖，可以看出，wordline 和bitline 是memory cell的基本概念，wordline 也是地址線，性質(zhì)和enable類似，主要是來決定memory array中的一行cell可以被讀取或者寫入。當(dāng)然，wordline的信息對(duì)應(yīng)的地址是唯一的，而且在任意時(shí)間，只有一個(gè)workline處于High，也就是enable。

Bitline就是memory的真正位寬了，因?yàn)榉N種原因，內(nèi)存的cell的word line 和bitline不沒有做成完全的nxn的array，代表的地址的word line 總是要比bitline大很多，因此有了RAS和CAS的概念，先選ROW，再下一個(gè)周期選COL。對(duì)于Bitline，和目前的DDR相關(guān)的BANK的概念就是擴(kuò)展Bitline常用的方式。

到這里，大家算是對(duì)于DRAM的memory array有了了解。切入正題，段博士的老板，也就是謝源教授在一個(gè)方向上的試探。［2］

有興趣的自然自己可以去看原論文，這里只是貼上原文的總結(jié)?！?/p>

We compare four different DRISA designs and conclude that 1T1C -nor/mixed are the best choices. We then present a case study where

we evaluate CNN applications on DRISA. With the benefit of in-situ computing， DRISA shows 8.8X speedup and 1.2Xbetter energy

effciency when compared with ASICs， and 7.7Xspeedup and 15Xbetter energy effciency than GPUs”。

個(gè)人認(rèn)識(shí)是一個(gè)試探的原因有兩個(gè)方面：

因?yàn)镈RAM的商業(yè)壁壘太高，我們有基于Xilinx的FPGA做NVDIMM的客戶，他們的商業(yè)模式都是自己做控制器和系統(tǒng)的開發(fā)，最后交DRAM廠家上產(chǎn)線生產(chǎn)組裝。因?yàn)镈RAM的高度壟斷，因?yàn)槿魏位贒RAM方向的創(chuàng)新都需要他們的支持，目前來看，這些巨頭對(duì)于這個(gè)方向并沒有興趣。而且其中Micron在2015-2016年在異構(gòu)計(jì)算上的很多投資基本上都失敗了。謝老師的合作伙伴Samsung電子，估計(jì)也是玩票性質(zhì)。

和之前講的計(jì)算和存儲(chǔ)結(jié)合不同，這種方式需要對(duì)memory array做非常細(xì)致的拆解，而且處處定制。這個(gè)和GPU或者ASIC方案對(duì)比，實(shí)用性太差了。而且，相對(duì)與GPU 15X的性能功耗比，在2019大放異彩的以色列ASIC面前，基本上可以或略不濟(jì)。

我曾在2017年的CNCC的會(huì)上，問謝老師，他的HBM在從提出到商業(yè)使用，基本上只花了不到10年的時(shí)間，這個(gè)真的很NB了。對(duì)于他的in-suite accelerator，他認(rèn)為要花多久？謝老師很有風(fēng)度的回避了這個(gè)問題。［3］

于是，這個(gè)革命的重任再次落到了NVM身上，誕生于1985年的NOR和NAND先完成了存儲(chǔ)行業(yè)的革命，他們的近親們現(xiàn)在在解決了random access的同時(shí)，希望利用array來解決計(jì)算問題。

目前來看，大家認(rèn)為通過對(duì)于未來的可以支持Random access， byte address的新型非易失存儲(chǔ)在架構(gòu)上的優(yōu)化來做到一石二鳥充滿信心。段博士引用了幾篇最近的論文，基本上都是基于MRAM［4］和ReRAM［5］的。MRAM在2018年的FMS上有幾個(gè)相關(guān)的專題，但是從目前來看，MRAM的制程不能隨工藝縮小，人家Samsung都在用1Y做DRAM了，他還在40nm。而ReRAM曾經(jīng)是HP和Sandisk 的深度合作的基礎(chǔ)，但是現(xiàn)在也是物是人非。

對(duì)于NVM和ML結(jié)合有很多不錯(cuò)的綜述文章讓大家上手。因?yàn)楸咀髡卟攀鑼W(xué)淺，下一個(gè)關(guān)于ReRAM和MRAM相結(jié)合的文章目前沒有時(shí)間表。作為補(bǔ)償，給大家一個(gè)彩蛋，上上周在硅谷的中美半導(dǎo)體“Breaking the memory wall” ［6］，有興趣的可以看看。

責(zé)任編輯：ct