內(nèi)存時(shí)序和內(nèi)存頻率一樣，都代表了一款內(nèi)存性能的高低。

內(nèi)存時(shí)序由4個(gè)數(shù)字組成，中間用破折號(hào)隔開，例如16-18-18-38

這些數(shù)字表示延遲，也就是內(nèi)存的反應(yīng)時(shí)間。當(dāng)內(nèi)存接收到CPU發(fā)來(lái)的指令后，通常需要幾個(gè)時(shí)鐘周期來(lái)處理它，比如訪問(wèn)某一塊數(shù)據(jù)。所以，時(shí)間越短，內(nèi)存性能越好。

頻率和時(shí)序一起，共同決定了內(nèi)存可以跑得多快。不過(guò)相比頻率，時(shí)序由四位數(shù)字組成，每一個(gè)數(shù)字都代表不同的含義，在理解上自然更加復(fù)雜一些。

內(nèi)存時(shí)序分別對(duì)應(yīng)的參數(shù)為“CL-tRCD-tRP-tRAS”，單位為時(shí)間周期，它們的含義依次為：

CL（CAS Latency）：列地址訪問(wèn)的延遲時(shí)間，是時(shí)序中最重要的參數(shù)。

tRCD（RAS to CAS Delay）：內(nèi)存行地址傳輸?shù)搅械刂返难舆t時(shí)間;

tRP（RAS Precharge Time）：內(nèi)存行地址選通脈沖預(yù)充電時(shí)間;

tRAS（RAS Active Time）：行地址激活的時(shí)間。

看完它們的含義是不是很懵圈？沒(méi)關(guān)系，給你舉個(gè)例子。

我們可以把內(nèi)存存儲(chǔ)數(shù)據(jù)的地方想象成上面這樣，每個(gè)方格都存儲(chǔ)著不同的數(shù)據(jù)。CPU需要什么數(shù)據(jù)，就向內(nèi)存發(fā)來(lái)指令，比如想要的位置是C4。

接下來(lái)內(nèi)存就要先確定數(shù)據(jù)具體在哪一行，所以時(shí)序的第二個(gè)參數(shù)tRCD就是代表這個(gè)時(shí)間，意思就是內(nèi)存控制器接收到行的指令后，需要等待多長(zhǎng)時(shí)間才能訪問(wèn)這一行。

由于這一行含有多個(gè)數(shù)據(jù)，內(nèi)存并不能哪一個(gè)才是CPU需要找的，所以tRCD的值是一個(gè)估值。這就是為什么小幅改動(dòng)這個(gè)值并不會(huì)影響內(nèi)存的性能表現(xiàn)。

內(nèi)存確定了行之后，要想找出數(shù)據(jù)，還得確定列。那么時(shí)序的第一個(gè)數(shù)字，也就是CL（CAS），表示內(nèi)存確定了行數(shù)之后，還得等待多長(zhǎng)時(shí)間才能訪問(wèn)具體列數(shù)的時(shí)間（時(shí)間周期）。

行列必然產(chǎn)生交點(diǎn)，也就是說(shuō)確定了行數(shù)和列數(shù)之后，就能準(zhǔn)確找到目標(biāo)數(shù)據(jù)，所以CL是一個(gè)準(zhǔn)確的值，任何改動(dòng)都會(huì)影響目標(biāo)數(shù)據(jù)的位置，所以它在時(shí)序當(dāng)中是最關(guān)鍵的一個(gè)參數(shù)，對(duì)內(nèi)存性能的發(fā)揮著舉足輕重的作用。

內(nèi)存時(shí)序的第三個(gè)參數(shù)tRP，就是如果我們已經(jīng)確定了一行，還要再確定另外一行所需要等待的時(shí)間（時(shí)間周期）。

然后第四個(gè)參數(shù)tRAS，可以簡(jiǎn)單理解成是留個(gè)內(nèi)存寫入或者讀取數(shù)據(jù)的一個(gè)時(shí)間，它一般接近于前三個(gè)參數(shù)的總和。

所以，在保障穩(wěn)定性的前提下，內(nèi)存時(shí)序越低越好。

那么，時(shí)序?qū)?nèi)存性能影響有多大呢？

我們做了一個(gè)測(cè)試，在保持內(nèi)存頻率不變的情況下，內(nèi)存性能隨著時(shí)序的變小而不斷變強(qiáng)。

不過(guò)相比之下，時(shí)序改變后，內(nèi)存延遲的變化比內(nèi)存讀寫速度的變化更加明顯，這也說(shuō)明了時(shí)序的影響側(cè)重在延遲方面。

現(xiàn)在，關(guān)于時(shí)序，你搞懂了嗎？