存儲體系結(jié)構(gòu)有哪些
存儲體系結(jié)構(gòu)有哪些
1、低端存儲
一般只有一個控制器，基本沒有cache或者有很少的cache，所以整體響應(yīng)速度慢，而且基本沒有冗余，可靠性差，一般適用于可靠性要求不高的應(yīng)用，或者用來做備份。
2、中端存儲
一般采用雙控，有較多的cache或鏈路，而且開始注意冗余，這個區(qū)間的存儲，控制器是核心部分，如果有1個控制器壞掉，帶來的性能降低會超過50%，因?yàn)閾p壞一個控制器后寫cache會自動關(guān)閉，性能受到極大影響。
3、高端存儲
一般采用多控，并采用以cache為核心的體系結(jié)構(gòu)。多控的結(jié)構(gòu)中，損壞其中某個控制器對整體性能影響比較小。
一般情況下，中端存儲是性價比較高的可選產(chǎn)品，對于可靠性及響應(yīng)要求極高的應(yīng)用，會采用高端存儲，比如銀行、電信、移動等。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
控制器
+關(guān)注
關(guān)注
114文章
17805瀏覽量
193791 -
存儲
+關(guān)注
關(guān)注
13文章
4805瀏覽量
90106
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
PCS7操作員站體系結(jié)構(gòu)說明書
電子發(fā)燒友網(wǎng)站提供《PCS7操作員站體系結(jié)構(gòu)說明書.pdf》資料免費(fèi)下載
發(fā)表于 03-09 14:15
?0次下載
低功耗同步SRAM擴(kuò)展存儲器結(jié)構(gòu)特點(diǎn)
，都能見到它的身影。在計算機(jī)體系結(jié)構(gòu)中，同步SRAM主要用于實(shí)現(xiàn)CPU內(nèi)部的高速緩存，包括一級緩存(L1 Cache)和二級緩存(L2 Cache)。對于需要高速數(shù)據(jù)處理的系統(tǒng)，SRAM也常以突發(fā)模式緩存的形式存在，有效橋接處理器與主存之間的速度差異。
瑞薩RX MCU啟動文件詳解
本文詳細(xì)介紹了RX MCU從復(fù)位到進(jìn)入main函數(shù)的過程，有助于讀者對RX MCU體系結(jié)構(gòu)的理解，RAM和ROM的初始化，以及bootloader程序的開發(fā)。
操作系統(tǒng)體系結(jié)構(gòu)
問題是性能問題，因?yàn)樾枰l繁地在核心態(tài)和用戶態(tài)之間進(jìn)行切換，操作系統(tǒng)的執(zhí)行開銷偏大。因此有的操作系統(tǒng)將那些頻繁使用的系統(tǒng)服務(wù)又移回內(nèi)核，從而保證系統(tǒng)性能。但是有相當(dāng)多的實(shí)驗(yàn)數(shù)據(jù)表明，體系結(jié)構(gòu)不是引起性能下降
發(fā)表于 01-15 08:19
瑞薩RA系列FSP庫開發(fā)實(shí)戰(zhàn)指南之常用存儲器介紹
存儲器是計算機(jī)結(jié)構(gòu)的重要組成部分。存儲器是用來存儲程序代碼和數(shù)據(jù)的部件，有了存儲器計算機(jī)才具有記
芯盾時代助力長江存儲構(gòu)建全場景身份安全體系
芯盾時代中標(biāo)長江存儲，基于零信任安全理念，通過自研的用戶身份與訪問管理平臺（IAM），結(jié)合半導(dǎo)體行業(yè)業(yè)務(wù)場景特點(diǎn)，為長江存儲構(gòu)建全場景、高安全、智能化的身份安全體系，實(shí)現(xiàn)用戶全生命周期管理，有效防范身份安全帶來的經(jīng)濟(jì)損失，助力其
stt-marm存儲芯片的結(jié)構(gòu)原理
在存儲技術(shù)快速演進(jìn)的今天，一種名為STT-MRAM（自旋轉(zhuǎn)移矩磁阻隨機(jī)存取存儲器）的新型非易失存儲器，正逐步走入產(chǎn)業(yè)視野。它不僅繼承了MRAM的高速讀寫能力與非易失特性，更通過“自旋電流”技術(shù)實(shí)現(xiàn)了信息寫入方式的突破，被視為第二
DSP的基礎(chǔ)
；
④特殊的體系結(jié)構(gòu)，適合于運(yùn)算密集的應(yīng)用場合；
⑤內(nèi)部硬件乘法器，乘法運(yùn)算時間短、速度快；
⑥高度的集成性，帶有多種存儲器接口和IO互聯(lián)接口；
⑦普遍帶有DMA通道控制器，保證數(shù)據(jù)傳輸和計算處理并行
發(fā)表于 11-20 06:35
MD5信息摘要算法實(shí)現(xiàn)二（基于蜂鳥E203協(xié)處理器）
處理器的運(yùn)算結(jié)果通過返回電路將數(shù)據(jù)存儲在對應(yīng)的地址中，這里的地址即串口程序助手進(jìn)行取指的地方。NICE接口和MD5協(xié)處理器SoC體系結(jié)構(gòu)設(shè)計圖如下圖3-10所示。
圖1 NICE接口和MD5協(xié)
發(fā)表于 10-30 07:54
恩智浦i.MX RT1180 MCU如何進(jìn)入Boundary Scan模式
本文重點(diǎn)介紹RT1180如何進(jìn)入Boundary Scan模式，通過Jtag來進(jìn)行板級硬件測試的過程。遵循IEEE1149.1中的測試訪問端口和BoundaryScan體系結(jié)構(gòu)的標(biāo)準(zhǔn)。
DPU核心技術(shù)論文再次登陸體系結(jié)構(gòu)領(lǐng)域旗艦期刊《IEEE Transactions on Computers》
近期，鄢貴海團(tuán)隊(duì)研究成果在計算機(jī)體系結(jié)構(gòu)領(lǐng)域國際頂級期刊《IEEE Transactions on Computers》中發(fā)表。該研究主要圍繞KPU敏捷計算架構(gòu)展開，KPU具有超強(qiáng)異構(gòu)核集成和調(diào)度
存儲示波器的存儲深度對信號分析有什么影響？
存儲深度（Memory Depth）是數(shù)字示波器的核心參數(shù)之一，它直接決定了示波器在單次采集過程中能夠記錄的采樣點(diǎn)數(shù)量。存儲深度對信號分析的影響貫穿時域細(xì)節(jié)捕捉、頻域分析精度、觸發(fā)穩(wěn)定性等多個維度
發(fā)表于 05-27 14:39
睿創(chuàng)微納AI芯片技術(shù)登上國際計算機(jī)體系結(jié)構(gòu)領(lǐng)域頂級會議
近日，國際計算機(jī)體系結(jié)構(gòu)領(lǐng)域頂級會議HPCA 2025（International Symposium on High-Performance Computer Architecture）在美國召開。會議共收到534篇來自全球頂尖科研機(jī)構(gòu)及高校的論文投稿，最終錄用率僅為21%。
MCU存儲器層次結(jié)構(gòu)解析
? ? ? ?MCU的存儲器層次結(jié)構(gòu)通過整合不同性能與功能的存儲單元，優(yōu)化系統(tǒng)效率并滿足多樣化場景需求。其核心架構(gòu)可分為以下層次： 一、寄存器層（最高速） 定位?：集成于CPU內(nèi)核中，直接參與運(yùn)算
嵌入式硬件基礎(chǔ)知識匯總（附帶與硬件密切相關(guān)的軟件介紹）
和多元的特征與要求。兩種典型存儲體系：
1，以CPU為核心的、片內(nèi)和片外存儲資源相融合的存儲體系；
2，與通用計算機(jī)相似的
發(fā)表于 03-26 11:12
工商網(wǎng)監(jiān)
評論