91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣降低PCB的EMI

汽車電子工程知識體系 ? 來源:ct ? 2019-08-20 09:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

優(yōu)秀PCB設計練習降低PCB的EMI

有許多方法可以降低PCB設計的EMI

基本原理:

電源和地平面提供屏蔽

頂層和底層的地平面至少可以把多層板設計中的輻射降低10dB

PCB中器件的擺放-將模擬系統(tǒng)和數(shù)字系統(tǒng)離得盡可能遠

使用合適的去耦電容可以降低電源/地平面的噪聲, 并由此來消弱來自這些平面的EMI

保持信號走線遠離PCB的邊緣

避免在PCB走線中使用直角

PCB走線會由于反射在基頻和數(shù)倍諧波內(nèi)引起諧振

在PCB設計獲得最好的性能

隨著放大器轉換器的提升,在PCB設計中獲得所需要的性能是一種挑戰(zhàn)

在設計之前進行布線指導和設計要點的培訓會節(jié)取很多調(diào)試的時間

混合信號的布線技術

小信號的布線技術

數(shù)字電流通過模擬回路的返回路徑會導致錯誤的電壓

怎樣降低PCB的EMI

混合信號IC(較低的數(shù)字電流)的的接地:多板設計

怎樣降低PCB的EMI

星形接地-分離的模擬和數(shù)字地平面

怎樣降低PCB的EMI

地平面的特征

在同一塊板子上,無線數(shù)字信號經(jīng)常會有較高的數(shù)字邏輯,例如高增益的RF電路

屏蔽和接地對于接收端的設計是非常有效的

輻射在源端就應該被屏蔽掉

地平面電流應該回到源端

電源電流會通過最小電阻和電感路徑回到源端

至少有一層完整的地平面

一個完整的PCB層是一個連續(xù)的地導體

提供最小的電阻和電感,但它不并不能解決所有的地平面問題

地平面的割裂會提高或者降低回路的性能-這里沒有通用的規(guī)則

消除可能的接地回路

怎樣降低PCB的EMI

布線中特別需要關心的是數(shù)字返回電流不要通過板子中的模擬區(qū)域

怎樣充分利用你的地平面

提供盡可能多的地平面

尤其是在高頻走線的下面

盡可能使用較厚的金屬板

降低電阻并提高散熱

幫助降低由趨膚效應引起的損耗

安裝上升時間較快或高頻的器件時應盡可能的貼近板子

盡量不要使用加鉛的器件

盡量找出對于地平面來說是最危險的器件以降低壓降

將模擬電路圈禁在一個區(qū)域內(nèi),然后將數(shù)字電路放在另外一個區(qū)域內(nèi)

避免將數(shù)字回路與模擬回路離得較近,這樣有助于避免數(shù)字噪聲耦合到模擬線上

完整地平面接地舉例

高速轉換器PCB板的單個

GND層

頂層與底層的空地方用

GND覆蓋,不要變成無連接的孤立銅區(qū)

盡可能的利用via連接2個或多個GND層,但不要將平面切碎

例子

頂層是完整的地平面

底層有一條走線通過RF連

接器邊到負載

返回電流從負載流回接收端, 位于走線的正上方

怎樣降低PCB的EMI

分割地平面舉例

怎樣降低PCB的EMI

接地回路由兩個分割開的地平面引入

例如一個數(shù)字線路以1v/ns開關,10pf的負載將會產(chǎn)生10mA的瞬態(tài)電流

如果6條線路同時開關,回路上將會有160mA的開關電流

接地-DC電流 VS AC電流

單一地平面和分割地平面

對于高速轉換器布線(>10Mhz)

使用單點GND層,沒有AGND與

DGND的區(qū)別

分開的AGND和DGND連接到同一點一般只在低速設計中使用

(低于1Mhz)

一些分割線能夠切開不同的區(qū)域, 但連接關系線必須寬于于器件(>10mmwidth),并且不能有別的信號線跨越他

如果要考慮所有的頻率范圍(比如從DC至50Mhz),那地平面的設計就需要就實際情況來研究

例子

在一個破裂的地平面上,返回電流總是順著最小阻抗路徑返回

在DC,電流順著最小電阻路徑返回,隨著頻率的升高,電流順著最小電感路徑返回

因為會有回路電感的存在,可能會引起EMI/RFI的問題

怎樣降低PCB的EMI

優(yōu)秀的器件擺放與切割線

怎樣降低PCB的EMI

將模擬區(qū)域,混合信號區(qū)域和數(shù)字區(qū)域分割開

輸入與輸出沒有交叉

時鐘區(qū)域是一個單獨的區(qū)域

供電電源是一個單獨的區(qū)域,尤其是DC-DC區(qū)域

DC-DC在一個角落,最好在另外一塊PCB板上

DC-DC必須使用分割線

大電容最好放置在角落,或靠近PCB的邊緣

供電系統(tǒng)的優(yōu)先規(guī)則

怎樣降低PCB的EMI

一個Card-entry的濾波器對于模擬系統(tǒng)中的中低頻段噪聲濾除是非常有好處的。

高性能的模擬電源系統(tǒng)使用線性調(diào)節(jié)器,其優(yōu)先級如下:

AC linepower

Battery powersystems

DC-DC power conversionsystems

記住電解電容器阻抗隨頻率變化而變化

怎樣降低PCB的EMI

怎樣降低PCB的EMI

DC-DC 電源濾波

怎樣降低PCB的EMI

開關調(diào)節(jié)器應該盡量避免,如果不行…

控制噪聲

提高布線和鋪地的質(zhì)量

考慮EMI

不建議DC-DC供電系統(tǒng)和模擬供電系統(tǒng)一樣,至少要增加LDO

DC-DC供電可以和數(shù)字供電的ADC或 MCV(ADuC702x)一樣

DC-DC應該遠離ADC(OrADuc702x)

C-L-C婆婆器應靠近DC-DC

每個Powerpin附近需要一個0.1uf的電容

在電源平面鋪一個較大的3.3v平面有很大幫助

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4404

    文章

    23877

    瀏覽量

    424230
  • emi
    emi
    +關注

    關注

    54

    文章

    3882

    瀏覽量

    135246

原文標題:優(yōu)秀PCB設計之降低PCB的EMI

文章出處:【微信號:QCDZYJ,微信公眾號:汽車電子工程知識體系】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    EMI或EMC測試是屏蔽引起的嗎?

    何謂EMI?EMI:一般即稱為”電磁干擾性,”電磁干擾(英文:ElectroMagneticInterference,簡稱EMI)是指任何在電磁場伴隨著電壓、電流的作用而產(chǎn)生會降低某個
    的頭像 發(fā)表于 11-21 08:04 ?2834次閱讀
    <b class='flag-5'>EMI</b>或EMC測試是屏蔽引起的嗎?

    高速PCB設計EMI避坑指南:5個實戰(zhàn)技巧

    一站式PCBA加工廠家今天為大家講講高速PCB設計EMI有什么規(guī)則?高速電路PCB設計EMI方法與技巧。在高速PCB設計中,電磁干擾(
    的頭像 發(fā)表于 11-10 09:25 ?633次閱讀
    高速<b class='flag-5'>PCB</b>設計<b class='flag-5'>EMI</b>避坑指南:5個實戰(zhàn)技巧

    串擾如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設計中的 EMI 控制” 系列的第六篇文章。本文將探討串擾如何影響信號完整性和 EMI,并討論在設計中解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?9916次閱讀
    串擾如何影響信號完整性和<b class='flag-5'>EMI</b>

    如何設計低EMIPCB

    設計印刷電路板(PCB)時,核心挑戰(zhàn)之一是確保設計通過輻射和傳導發(fā)射測試。這不僅是滿足法規(guī)標準的關鍵,也能確保 PCB 在目標環(huán)境中正常運行,避免對其他設備和系統(tǒng)產(chǎn)生干擾。
    的頭像 發(fā)表于 07-22 18:05 ?6630次閱讀
    如何設計低<b class='flag-5'>EMI</b>的<b class='flag-5'>PCB</b>

    如何管理線束到 PCB 接口的 EMI

    轉載自:線束世界線束到PCB連接處的電磁干擾(EMI)是現(xiàn)代電子設計中最大的挑戰(zhàn)之一。這些接口點充當弱點,不需要的信號可能會逃脫您精心設計的電路,從而導致系統(tǒng)故障。本常見問題解答討論了四種協(xié)同
    的頭像 發(fā)表于 07-18 08:04 ?3973次閱讀
    如何管理線束到 <b class='flag-5'>PCB</b> 接口的 <b class='flag-5'>EMI</b>

    Spread Spectrum XO在醫(yī)療設備EMI控制中的關鍵應用

    通過使用擴頻晶體振蕩器(Spread Spectrum XO),醫(yī)療設備可有效降低EMI輻射,提升系統(tǒng)電磁兼容性。FCom富士晶振提供多款符合醫(yī)療標準的低EMI時鐘解決方案。
    的頭像 發(fā)表于 07-01 10:30 ?6848次閱讀
    Spread Spectrum XO在醫(yī)療設備<b class='flag-5'>EMI</b>控制中的關鍵應用

    為了降低 EMI,廠商有多努力

    電子發(fā)燒友網(wǎng)報道(文 / 黃山明)在儲能技術迅猛發(fā)展的當下,如何降低電磁干擾(EMI)已成為市場矚目的焦點。EMI 是一種由高頻開關器件、電流突變等因素產(chǎn)生的電磁噪聲,它可能對系統(tǒng)自身或周邊設備
    的頭像 發(fā)表于 06-24 06:46 ?7490次閱讀

    技術資訊 I 如何在 PCB降低 EMI 并優(yōu)化 EMC?

    本文要點了解EMI與EMC之間的區(qū)別。采用低功耗器件、隔離技術、PCB防護以及熱管理,減少EMI來源。借助約束管理、信號完整性分析和實時DRC更新等工具,創(chuàng)建EMI優(yōu)化設計。所有電子電
    的頭像 發(fā)表于 06-20 19:01 ?2417次閱讀
    技術資訊 I 如何在 <b class='flag-5'>PCB</b> 中<b class='flag-5'>降低</b> <b class='flag-5'>EMI</b> 并優(yōu)化 EMC?

    如何通過優(yōu)化元件布局有效降低EMI

    在 “掌握 PCB 設計中的 EMI 控制” 系列的第二篇文章中,我們將深入探討維持低電磁干擾(EMI)的關鍵概念之一。
    的頭像 發(fā)表于 06-16 16:34 ?4501次閱讀
    如何通過優(yōu)化元件布局有效<b class='flag-5'>降低</b><b class='flag-5'>EMI</b>

    直流有刷電機EMI的高效解決方案

    怎樣變化,其EMI噪聲問題依然存在。二電機噪聲產(chǎn)生的原因電機EMI噪聲產(chǎn)生的原因可以歸結為兩點:1.換向器和電機碳刷接觸位置在不斷換向的過程中產(chǎn)生的電??;2.線圈
    的頭像 發(fā)表于 05-20 11:32 ?1149次閱讀
    直流有刷電機<b class='flag-5'>EMI</b>的高效解決方案

    PCB設計:在真實世界里的EMI控制

    內(nèi)容設計很多EMI基礎知識,是EMI工程師很好的教材,對于其他電子行業(yè)技術人員了解如何做好EMI設計也有很大的幫助。 純分享貼,有需要可以直接下載附件獲取文檔! (如果內(nèi)容有幫助可以關注、點贊、評論支持一下哦~)
    發(fā)表于 04-19 13:44

    【收藏】EMI 的工程師指南

    EMI 降噪和抑制,不僅要滿足 EMC 規(guī)范,還需降低解決方案成本并提高系統(tǒng)功率密度。本文是 EMI 系列文章的第一部分,回顧了相關標準和測量技術,主要側重于傳導發(fā)射。表 1 列出了與 E
    發(fā)表于 04-10 14:45

    EMI(干擾)和EMS(抗擾)基礎知識與整改流程

    整改的時候我們可以通過降低其材料和零部件進行整改。 EMI典型電路EMI(Electromagnetic Interference)電磁干擾屏蔽的主要元件包括電容、磁珠(磁珠抑制作用在頻帶寬上比電感
    發(fā)表于 03-28 13:28

    設計開關電源時防止EMI的22個措施

      開關電源的輻射一般只會影響到 100M 以下的頻段。也可以在 MOS,二極管上加相應吸收回路,但效率 會有所降低。  設計開關電源時防止 EMI 的措施  1.把噪音電路節(jié)點的 PCB 銅箔面積最大
    發(fā)表于 03-26 14:08