91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

擔(dān)心STM32時鐘PLL各參數(shù)配錯嗎?

黃工的嵌入式技術(shù)圈 ? 來源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-03-01 13:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

有些朋友不理解為什么STM32時鐘要先倍頻N倍,再分頻?你會擔(dān)心這個值太大嗎?

1寫在前面

STM32時鐘的功能,可以說是越來越強大了。

從各個系列的時鐘樹可以看得出來,最早F1系列的時鐘功能相對比較簡單,到這后面H7、G0的時鐘越來越豐富。

今天講述一下其中的PLL環(huán)節(jié)。

2關(guān)于PLL

什么是PLL?

PLL:Phase Locked Loop鎖相環(huán)。

PLL用于振蕩器中的反饋技術(shù),通常需要外部的輸入信號與內(nèi)部的振蕩信號同步。

一般的晶振由于工藝與成本原因,做不到很高的頻率,而在需要高頻應(yīng)用時,由相應(yīng)的器件VCO,實現(xiàn)轉(zhuǎn)成高頻,但并不穩(wěn)定,故利用鎖相環(huán)路就可以實現(xiàn)穩(wěn)定且高頻的時鐘信號。

---來自百度百科

每一塊STM32處理器至少都有一個PLL,有的甚至有好幾個PLL。

比如,F(xiàn)4有兩個PLL:

F7有三個PLL:

當(dāng)然,每個MCU型號不同,其PLL數(shù)量,及功能也有差異,具體需要看相應(yīng)手冊。

3STM32CubeMX配置時鐘樹

STM32CubeMX配置時鐘不用擔(dān)心出錯。

原因很簡單,這個工具配置時鐘樹,如果出錯,會有紅色警告。

如下圖:

具體每一個紅色警告錯誤的原因,將光標(biāo)移到紅色警告過會有相應(yīng)提示信息。

比如,輸出PLLP值超過規(guī)定范圍:

有這個提示信息,再也不怕配置出錯了。

PLL的倍頻和分頻值

有人覺得前面倍頻N值很大(如下圖),這樣會不會出問題?

答案肯定是不會。但不建議將參數(shù)N設(shè)置為最大值。

特定時鐘頻率

有些時候,我們要求有特定時鐘頻率,比如USB,ETH等。這個時候PLL參數(shù)就需要合理才行。

4STM32手冊可查看PLL參數(shù)范圍

STM32的時鐘,在之前使用標(biāo)準(zhǔn)庫,或者寄存器時,使用的晶振頻率不是官方推薦的,很多人就會搞暈。

那么,就只有參看對應(yīng)手冊,手冊上是有明確說明的。比如F4手冊RCC章節(jié),詳細(xì)說明的PLL各參數(shù)值范圍。

本文就寫到這里,希望對你有幫助。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    147

    文章

    18925

    瀏覽量

    398308
  • STM32
    +關(guān)注

    關(guān)注

    2309

    文章

    11162

    瀏覽量

    373477
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    982

    瀏覽量

    138182
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Texas Instruments PLL1705/PLL1706:3.3-V 雙 PLL時鐘發(fā)生器的卓越之選

    Texas Instruments PLL1705/PLL1706:3.3-V 雙 PLL時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生
    的頭像 發(fā)表于 02-10 14:15 ?151次閱讀

    德州儀器PLL1707與PLL1708:低抖動多時鐘發(fā)生器的卓越之選

    德州儀器PLL1707與PLL1708:低抖動多時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。今天,我們將深入探討德州儀器(Texas Instrume
    的頭像 發(fā)表于 02-10 13:50 ?159次閱讀

    Texas Instruments PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選

    Texas Instruments PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器的性能對系統(tǒng)的穩(wěn)定性和性能起著至關(guān)重要的作用。今天我們來深入
    的頭像 發(fā)表于 02-10 13:45 ?224次閱讀

    德州儀器PLL1705/PLL1706:低抖動多時鐘發(fā)生器的卓越之選

    德州儀器PLL1705/PLL1706:低抖動多時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器對于系統(tǒng)的穩(wěn)定運行起著至關(guān)重要的作用。今天,我們就來深入了解一下德州儀器(TI)推出的兩
    的頭像 發(fā)表于 02-04 09:35 ?217次閱讀

    探究PLL1705與PLL1706:3.3V雙PLL時鐘發(fā)生器的卓越性能

    探究PLL1705與PLL1706:3.3V雙PLL時鐘發(fā)生器的卓越性能 在電子設(shè)備的復(fù)雜世界中,時鐘發(fā)生器就像是設(shè)備的“心臟起搏器”,為
    的頭像 發(fā)表于 02-04 09:35 ?223次閱讀

    德州儀器PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選

    德州儀器PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選 在電子設(shè)計領(lǐng)域,時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運行的關(guān)鍵組件。今天,我們就來深入探討德州儀器(Texas Instrum
    的頭像 發(fā)表于 02-04 09:20 ?172次閱讀

    德州儀器PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選

    德州儀器PLL1707和PLL1708:低抖動多時鐘發(fā)生器的卓越之選 在電子設(shè)計的世界里,時鐘發(fā)生器扮演著至關(guān)重要的角色,尤其是在對時鐘精度
    的頭像 發(fā)表于 02-04 09:15 ?123次閱讀

    修改 PLL 參數(shù)的流程

    步驟 1:設(shè)置 SYSCTRL_CR1.PLLEN 為 0,關(guān)閉 PLL; 步驟 2:等待 SYSCTRL_PLL.STABLE 標(biāo)志被系統(tǒng)硬件清零; 步驟 3:更改 PLL參數(shù);
    發(fā)表于 12-11 06:38

    PLL1708雙PLL時鐘發(fā)生器技術(shù)文檔總結(jié)

    PLL1707成本低、鎖相 環(huán)路 (PLL) 多時鐘發(fā)生器。PLL1707和 PLL1708可以從 27 MHz 生成四個系統(tǒng)
    的頭像 發(fā)表于 09-22 14:01 ?824次閱讀
    <b class='flag-5'>PLL</b>1708雙<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)文檔總結(jié)

    ?PLL1707/PLL1708 雙PLL時鐘發(fā)生器技術(shù)文檔總結(jié)

    PLL1707成本低、鎖相 環(huán)路 (PLL) 多時鐘發(fā)生器。PLL1707和 PLL1708可以從 27 MHz 生成四個系統(tǒng)
    的頭像 發(fā)表于 09-22 13:57 ?764次閱讀
    ?<b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL</b>1708 雙<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)文檔總結(jié)

    CDCE913 可編程1PLL VCXO時鐘合成器技術(shù)手冊

    CDCE913和CDCEL913器件是基于PLL的模塊化、低成本、高性能、可編程時鐘合成器。這些器件從單個輸入頻率產(chǎn)生多達(dá)三個輸出時鐘。每個輸出都可以使用集成的可配置PLL在系統(tǒng)內(nèi)針對
    的頭像 發(fā)表于 09-18 15:12 ?851次閱讀
    CDCE913 可編程1<b class='flag-5'>PLL</b> VCXO<b class='flag-5'>時鐘</b>合成器技術(shù)手冊

    PLL1707-Q1 3.3V雙PLL時鐘發(fā)生器技術(shù)文檔總結(jié)

    PLL1707是一款低成本鎖相環(huán)(PLL)多時鐘發(fā)生器。該PLL1707可以從27 MHz基準(zhǔn)輸入頻率生成四個系統(tǒng)時鐘。的
    的頭像 發(fā)表于 09-16 14:27 ?683次閱讀
    <b class='flag-5'>PLL</b>1707-Q1 3.3V雙<b class='flag-5'>PLL</b>多<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)文檔總結(jié)

    易靈思 FPGA TJ375的PLL的動態(tài)配置

    _cfg_clk, pll_cfg_clk_i是一個輸入時鐘,pll_cfg_clk是動態(tài)配置的輸出時鐘, 通過另一個PLL產(chǎn)生一個
    的頭像 發(fā)表于 07-14 18:14 ?3863次閱讀
    易靈思 FPGA TJ375的<b class='flag-5'>PLL</b>的動態(tài)配置

    原廠方案:利用力科示波器設(shè)置PLL參數(shù)

    。由鎖相環(huán)(PLL)跟蹤到的低頻率信號邊緣變化不被視為抖動,因為它們被PLL有效去除。相反,沒有被PLL跟蹤到的高頻率信號邊緣變化則被測量為抖動。因此,時鐘恢復(fù)方法的選擇影響了
    發(fā)表于 06-05 19:29 ?793次閱讀
    原廠方案:利用力科示波器設(shè)置<b class='flag-5'>PLL</b><b class='flag-5'>參數(shù)</b>

    stm32h7s78 rcc pll2時鐘使能失敗的原因?

    使用的板卡是 stm32h7s78-dk,啟動流程是 boot + flash app 的方式,boot 參考的 xip 示例,xip 時鐘綁定在 hclk 上。 問題 在 app 代碼中,初始化
    發(fā)表于 03-14 10:33