電子發(fā)燒友報道（文/周凱揚(yáng)）對于芯片產(chǎn)業(yè)來說，制程工藝是一個大家耳熟能詳?shù)囊粋€詞。然而隨著摩爾定律的限制，不少廠商都在尋找繼續(xù)突破的辦法。為了從22nm過渡到16nm，幾乎所有從事半導(dǎo)體制造的領(lǐng)頭羊企業(yè)都選擇從平面晶體管轉(zhuǎn)為FinFET晶體管，由平面轉(zhuǎn)向立體。

然而目前半導(dǎo)體制程面臨的又一大壁壘則是5nm，要突破到5nm以下，就不得不選擇全新的解決思路，比如使用極紫外光刻機(jī)（EUV）等，然而不同的半導(dǎo)體廠商紛紛踏上了不同的羅馬大路。

三星

三星為了化身半導(dǎo)體行業(yè)的領(lǐng)軍人，去年正式發(fā)布了“2030愿景”戰(zhàn)略，在2030年之前投資133萬億韓元（1105.1億美元）。如今三星已在做出了一系列舉措，比如開發(fā)3nm工藝、投資神經(jīng)處理單元與AMD合作開發(fā)移動GPU等。三星如今已在韓國與美國建立了先進(jìn)的300mm晶圓廠，在韓國和中國蘇州也有測試和封裝的產(chǎn)線。

三星在制程工藝上做到的“第一”/ 三星

三星將借助EUV在FinFET上實現(xiàn)5nm和4nm，目前三星也在加快第三個EUV節(jié)點的量產(chǎn)計劃。而到了3nm上，三星將采用全新的GAA（環(huán)繞式柵極）結(jié)構(gòu)。最典型的GAA就是納米線，但由于納米線的高成本，三星設(shè)計了一種全新的GAA形式MBCFET。MBCFET由多層堆疊的納米片組成，從FinFET的橫向堆疊改為垂直堆疊，兼容已有的FinFET設(shè)計。三星計劃2020年提供首批3nm GAA工藝客戶流片，2020年末進(jìn)行試產(chǎn)，2021年末正式進(jìn)入量產(chǎn)。

FinFET與MBCFET的比較 / 三星

在三星的規(guī)劃中，14nm制程將作為低成本的首選，主要用于存儲、小芯片、DDR4和PCIe 4等應(yīng)用；8nm主打性價比，已經(jīng)可以用于AI交互、DDR5、PCIe 5和GPU，比如英偉達(dá)最新的RTX30系列。5nm和4nm則主要用于下一代CPU、AI訓(xùn)練，并實現(xiàn)112G的SerDes速率，采用2.5D、3D TSV和FOWLP等先進(jìn)封裝。三星在汽車上使用的先進(jìn)工藝主要是14nm與8nm，提供AEC-Q100和ASIL B/D的認(rèn)證，以及MIPI、內(nèi)存、PCIe、以太網(wǎng)和安全等應(yīng)用上的關(guān)鍵IP，輔以低成本高性能的封裝。

英特爾

英特爾的制程迭代之路就比較坎坷，不過與廣大代工廠不同的是，他們并不需要保持制程優(yōu)勢，只要能在維持競爭力的情況下滿足客戶需求即可。因此Intel在14nm上徘徊了很長時間，直到2019年的處理器才開始使用10nm制程，而今年又爆出了7nm制程出現(xiàn)問題，產(chǎn)品線全面延遲，甚至解雇了芯片業(yè)務(wù)的主要負(fù)責(zé)人，甚至在考慮未來是尋求代工合作還是購買更多的7nm設(shè)備。這主要歸結(jié)于EUV的使用過晚，和技術(shù)業(yè)務(wù)架構(gòu)上的失誤。

由FinFET轉(zhuǎn)為納米線 / Intel

作為最早實現(xiàn)FinFET的廠商之一，Intel并不想在制程上落后于人，但他們更重視于晶體管密度的提升而不是單單的制程升級。今年8月，英特爾正式公布了10nm下的SuperFin技術(shù)，用于下一代Tiger Lake芯片中，并保證其功耗效率可以與臺積電的7nm相抗衡。在今年的第三季度財報會議上，Intel CEO司瑞博提到他們已經(jīng)找到了7nm工藝問題的根源，部署了解決方案，取得了驚人的進(jìn)展。此外，Intel在今年提出未來五年內(nèi)將采用GAA結(jié)構(gòu)，但他們所用的正是三星所拋棄的納米線。從Intel的路線圖來看，GAA結(jié)構(gòu)也許會用于5nm制程工藝中。

臺積電

臺積電的制程工藝發(fā)展 / 臺積電

臺積電目前5nm制程已經(jīng)實現(xiàn)量產(chǎn)，專門針對移動應(yīng)用以及高效能運算應(yīng)用開發(fā)。該制程為臺積電第二代運用極紫外（EUV）技術(shù)的制程，早在去年3月就已經(jīng)進(jìn)入了試產(chǎn)階段，于今年開始量產(chǎn)。目前蘋果的A14芯片以及華為海思的麒麟9000系列芯片都采用了臺積電的5nm制程，未來AMD的Zen 4 CPU也將使用這一技術(shù)。此外臺積電預(yù)計5nm推出一年后，將推出5nm FinFet強(qiáng)化版制程技術(shù)N5P，提升5%的性能，降低10%的功耗。

臺積電主要制程的PPA公開數(shù)據(jù)對比 / 數(shù)據(jù)來源：臺積電

而5nm之后，臺積電打算先推出N4制程，通過進(jìn)一步部署EUV層來減少光罩，并將芯片設(shè)計者的移植工作量減少到最小。臺積電預(yù)計N4的試產(chǎn)將于2021年第四季度開始，量產(chǎn)則要等到2022下半年，因此我們也許只能在2023年才得以看到4nm芯片登場。而在3nm節(jié)點上，臺積電并不打算采用GAA結(jié)構(gòu)，而是繼續(xù)維持在FinFET。臺積電強(qiáng)調(diào)，他們對現(xiàn)有的FinFET技術(shù)打造了顯著的升級，使其能夠達(dá)到下一代的性能表現(xiàn)。臺積電還提到了FinFET的可預(yù)見性能使他們在批準(zhǔn)時間線內(nèi)成功交付該制程下的產(chǎn)品。這句話也許才是臺積電固守FinFET的根本原因，作為晶圓代工廠，滿足客戶的交期才是最關(guān)鍵的目標(biāo)。而GAA這種先進(jìn)結(jié)構(gòu)，未知性太大，一旦產(chǎn)量和良率無法保證，將對公司造成巨大的打擊。

中芯國際

中芯國際目前第一代14nm的FinFET已經(jīng)取得了突破，并在2019年第四季度進(jìn)入了量產(chǎn)階段，也是目前大陸自主研發(fā)集成電路的最高制程水平。盡管中國大陸的制程工藝比較落后，但中芯國際在更先進(jìn)制程上的研發(fā)早就開始了。中芯國際從28nm直接進(jìn)入14nm，跳過了20nm的節(jié)點，未來也很有很可能直接實現(xiàn)制程飛躍。

2017年底，中芯國際就已經(jīng)開始投入研發(fā)資金開發(fā)7nm工藝。中芯國際的N+1與N+2制程并沒有宣稱是7nm，也不會采用EUV工藝。只有等到設(shè)備就緒后，N+2后的制程將使用EUV進(jìn)一步推進(jìn)制程迭代。今年10月11日，主營業(yè)務(wù)為IP和定制芯片的芯動科技宣布已經(jīng)完成了基于中芯國際FinFET N+1工藝的芯片流片和測試。據(jù)高盛預(yù)測，中芯國際在2022年可以成功過渡到7nm工藝，2024年下半年將可以實現(xiàn)5nm工藝。

從幾大公司的研發(fā)投入來看，制程突破不僅耗時，而且耗財。像英特爾這樣的IDM芯片廠商，出現(xiàn)制程問題后，都觸發(fā)了一系列負(fù)面影響，更不用說其他代工廠了。與此同時，芯片制程的迭代不代表對過去技術(shù)的完全拋棄，最新的制程仍將是高性能的代名詞，也是AI、5G、自動駕駛等技術(shù)的陪綁宣傳，但其余制程下的產(chǎn)品仍將在各個應(yīng)用領(lǐng)域中生根發(fā)芽，這也是為什么臺積電還在推出N12e新制程的原因。國內(nèi)雖然起步較晚，但是隨著制程工藝的推進(jìn)愈發(fā)困難，相信未來很快就會迎頭趕上。

本文由電子發(fā)燒友網(wǎng)原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。如需轉(zhuǎn)載，請?zhí)砑游?a target="_blank">信號elecfans999。