本文主要介紹信號完整性是什么，信號完整性包括哪些內容，什么時候需要注意信號完整性問題？

信號完整性是指高速產品設計中由互連線引起的所有問題。包括以下幾部分：
? 時序
? 噪聲
? 電磁干擾（EMI）

數據采樣過程通常是由時鐘信號的上升或者下降沿來觸發(fā)的。數據必須及時的到達接收端并且在接收器件開始鎖存之前穩(wěn)定為一個非模糊的邏輯狀態(tài)。任何數據的延遲或者波形的畸變將導致數據傳輸的失敗。時序是高速系統(tǒng)的一切，信號時序取決于信號傳播的物理長度引起的延遲，同時取決于抵達閥值時波形的形狀。信號波形畸變的原因可能有很多的原因。主要的包括建立時間Tsu、保持時間Th、輸出延時Tco、電路的線延遲Tdelay、時鐘延時Tpd等。

噪聲問題具體來說有很多種形式，例如：振鈴、反射、近端串擾、開關噪聲、非單調性、地彈，電源反彈、衰減、容性負載、靈敏度、有損線等等。

與噪聲有關的問題都可以從以下四個方面考慮：

? 單一網絡信號的完整性：在一個信號的信號路徑和返回路徑上由于阻抗突變引起的反射與失真。

? 兩個或多個網絡的串擾：多個信號通路之間耦合的互電容、互電感。

? 電源和地分配中的軌道塌陷：電源和地網絡中的阻抗壓降。

? 來自整個系統(tǒng)的電磁干擾輻射：來自元件、系統(tǒng)、外界的電磁干擾。

針對第一種情況，由于互聯線的阻抗發(fā)生變化，導致反射和失真（包括阻抗突變、反射、振鈴、ISI、時序等），解決的方法是：

? 使用均勻傳輸線；

? 進行阻抗匹配。

針對第二種情況，由于兩個互連網絡之間的互容和互感引起容性耦合和感性耦合，而其中感性耦合占主導作用，對于感性耦合主導的噪聲，我們常常把這種串擾歸為開關噪聲、△I噪聲、dI-dt噪聲、地彈、同步開關噪聲（SSN）、同步開關輸出噪聲（SSO）。減小信號之間的串擾的方法如下：

? 采用介電質常數比較小的材料；

? 減小互連線的長度，互連線越長，串擾越嚴重；

? 增加線之間的距離。

只要存在兩個電路，就會由于互容，一個電路的電壓產生電場，影響另一個電路；只要存在兩個電流回路，就會有互感，一個回路的電流產生磁場，影響另一個回路。

針對第三種情況，由于電壓越來越低，功耗越來越大，電源噪聲容限越來越小。因此在設計時要求電源阻抗低，地阻抗低，電源和地之間的阻抗低！所謂的低阻抗，在低頻時取決于電源線的電感，中頻時取決于板級的旁路電容，高頻時取決于片內的分布電容陣列。

具體的方法是：

? 相鄰電源和地分配層平面的的介質應該盡可能的薄，以使它們緊緊地靠近；

? 低電感的去耦電容；

? 封裝時安排多個很短的電源和地引腳；

? 片內加去耦電容。

針對第四種情況，電磁干擾問題有三個方面：噪聲源、傳播路徑和天線。電磁干擾的強度和頻率正相關，對于共模信號，電磁干擾強度和頻率成正比。對于差模信號，電磁干擾強度和頻率的平方成正比。

產生輻射的電壓源大多數來自電源分配網絡（由于PDN是電路板上最大的導體，因此也是最容易發(fā)射及接收噪聲），因此減少軌道塌陷也能降低輻射。

解決的方法從如下三個方面入手：

? 首先從電路設計的角度解決；

? 其次從接口濾波的角度阻隔；

? 最后才從屏蔽的角度規(guī)避。

以上就是針對信號完整性的一個簡單的介紹，詳細的內容以及分類方法各不相同，但具體問題的解決方法大都是相通的。

來源： 硬件助手

審核編輯 黃昊宇