91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

HLS IP核AXI Stream接口問題匯總

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 接口約束類型

2. Tready或Tvalid不連續(xù)問題

修改代碼,使綜合后的啟動時間間隔為1;

3. 兩個HLS IP核不能之間數據流對接不上

3.1 問題描述

前提:各個IP核的初始化和配置過程確認正確。

單獨添加一個自定義HLS IP核,IP核的master axistream端口的輸入Tready全部置1,上板測試后,DEMOSAIC_1_CORE_0的輸出總線上是有正常的數據數據流,如圖2所示:

HLS IP核AXI Stream接口問題匯總

圖1 添加HLS DEMOSAIC1 IP核電路連接

HLS IP核AXI Stream接口問題匯總

圖2 添加HLS DEMOSAIC1 IP核板級波形

在上述平臺上接入自定義HLS IP核DEMOSAIC_2_CORE,DEMOSAIC_2_CORE的MASTER端口Tready輸入全部拉高,以便有效數據可以一直輸出,硬件電路如下:

HLS IP核AXI Stream接口問題匯總

圖3 添加HLS DEMOSAIC2 IP核電路連接

HLS IP核AXI Stream接口問題匯總

圖4 添加HLS DEMOSAIC2 IP核板級波形

3.2 解決方法

UG902 214頁,增加RTL FIFO深度,對輸出的hls::Stream類型的數據進行約束,約束成Stream類型FIFO的深度選擇合適。具體為什么要這樣操作,本人目前還未找到原因,有想法的歡迎留言!!!

4. AXIStream與Video類型接口之間的轉換

4.1 問題描述

兩個AXIStream接口類型的IP核之間有時候需要加入一個Video(具有HS\VS)接口的IP核,這就需要將AXIStream類型的數據轉換為Video類型,通過Video接口的IP核之后,又要將Video接口轉換為AXIStream,以下是其中一種解決方案。

4.2 解決方案

Video格式的視頻流時鐘與PCLK相同;

AXIStream類型的數據流時鐘大于PCLK;

AXIStream to Video IP核選擇異步模式,FIFO的深度為8192;

Video to AXIStream IP核選擇異步模式,FIFO的深度為8192;

VTC的FULL FRAME的W和H要配置、ACTIVE的W和H要和輸入Video的格式相同,否則AXIStream to Video IP無法鎖定。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關注

    關注

    33

    文章

    9522

    瀏覽量

    157059
  • 配置
    +關注

    關注

    1

    文章

    194

    瀏覽量

    19469
  • HLS
    HLS
    +關注

    關注

    1

    文章

    135

    瀏覽量

    25851
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    HLS設計中的BRAM使用優(yōu)勢

    HLS設計的IP可以直接使用BRAM,但Block Memory Generator和AXI BRAM Controller仍然在FPGA設計中發(fā)揮著重要作用。
    的頭像 發(fā)表于 01-28 14:36 ?254次閱讀

    RDMA設計6:IP架構2

    擴展的通用 IP ,在 RoCE v2 高速數據傳輸系統(tǒng)擔任網絡物理層的角色。其提供一組主 AXI-Stream 接口和一組從 AXI-Strea
    發(fā)表于 11-26 10:24

    基于AXI DMA IP的DDR數據存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設置。
    的頭像 發(fā)表于 11-24 09:25 ?3264次閱讀
    基于<b class='flag-5'>AXI</b> DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數據存儲與PS端讀取

    使用AXI4接口IP進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口IP ,通過 AXI_HP 接口
    的頭像 發(fā)表于 11-24 09:19 ?3742次閱讀
    使用<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b><b class='flag-5'>IP</b><b class='flag-5'>核</b>進行DDR讀寫測試

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    )讀寫、DMA讀寫和數據擦除功能,提供用戶一個簡單高效的接口實現高性能存儲解決方案。NVMe AXI4 Host Controller IP讀寫的順序傳輸長度是RTL運行時動態(tài)可配置的,最小
    發(fā)表于 11-14 22:40

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP進行控制; S_AXIS_S2MM:視頻流(AXI
    發(fā)表于 10-28 06:14

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4、AXI4-Lite 和 A
    的頭像 發(fā)表于 06-24 23:22 ?644次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介8之AXI 總線協(xié)議分析1

    ,分別為:AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI
    發(fā)表于 06-24 18:00

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執(zhí)行簡單的數學運算,然后
    的頭像 發(fā)表于 06-13 09:50 ?1892次閱讀
    如何使用AMD Vitis <b class='flag-5'>HLS</b>創(chuàng)建<b class='flag-5'>HLS</b> <b class='flag-5'>IP</b>

    NVMe IPAXI4總線分析

    廣泛應用 。隨著時間的推移,AXI4的影響不斷擴大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些
    發(fā)表于 06-02 23:05

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4接口與控制器內部的自
    發(fā)表于 05-10 14:33

    一文詳解AXI DMA技術

    AXI直接數值存?。―rect Memory Access,DMA)IPAXI4內存映射和AXI4流
    的頭像 發(fā)表于 04-03 09:32 ?2526次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream
    的頭像 發(fā)表于 04-03 09:28 ?2777次閱讀
    一文詳解Video In to <b class='flag-5'>AXI4-Stream</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI
    的頭像 發(fā)表于 03-17 10:31 ?2138次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介

    AXI 接口設計避坑指南:AXI接口筆記

    ? AXI接口筆記 第一章?問題記錄 第1節(jié)?接收數據全0或全1 1.1?問題現象 上圖中,pixel_data_o是EC IP輸出的圖像數據,正確的話會如上圖所示,圖像數據每個時鐘
    的頭像 發(fā)表于 03-10 17:21 ?959次閱讀
    <b class='flag-5'>AXI</b> <b class='flag-5'>接口</b>設計避坑指南:<b class='flag-5'>AXI</b><b class='flag-5'>接口</b>筆記