91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

所謂的芯片堆疊技術究竟是什么?

鴻智系統(tǒng)之家 ? 來源:鴻智系統(tǒng)之家 ? 作者:鴻智系統(tǒng)之家 ? 2022-04-12 10:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近日,國家知識產權局官網(wǎng)公開的信息顯示,華為技術有限公司公開了“一種芯片堆疊封裝及終端設備”專利。

據(jù)摘要顯示,本公開涉及半導體技術領域,其能夠在保證供電需求的同時,解決因采用硅通孔技術而導致的成本高的問題。

c7d00608-b9c5-11ec-aa7f-dac502259ad0.jpg

所謂的芯片堆疊技術,究竟是什么?

“芯片堆疊”這個詞最近經(jīng)常聽到,在前段時間蘋果舉行線上發(fā)布會時推出了號稱“史上最強”的 Apple M1 ultra,就是一種采用堆疊思路設計的芯片。

M1 ultra 將兩枚 M1 Max 中隱藏的芯片間互連模塊(die-to-die connector)通過技術手段整合在一起,蘋果將其稱之為“Ultra Fusion”架構,擁有 1 萬多個信號點,互連帶寬高達 2.5TB/s,而且延遲、功耗都非常低。

通過這種方式組合而成的 M1 Ultra,規(guī)格基本上是 M1 Max 的翻倍。同樣是采用了 5nm 制造工藝,但 M1 Ultra 的晶體管數(shù)量卻高達 1140 億個,統(tǒng)一內存最高達到 128GB,總帶寬 800GB/s。

據(jù)了解,堆疊技術也可以叫做 3D 堆疊技術,是利用堆疊技術或通過互連和其他微加工技術在芯片或結構的 Z 軸方向上形成三維集成,信號連接以及晶圓級,芯片級和硅蓋封裝具有不同的功能,針對包裝和可靠性技術的三維堆疊處理技術。

該技術用于微系統(tǒng)集成,是在片上系統(tǒng)(SOC)和多芯片模塊(MCM)之后開發(fā)的先進的系統(tǒng)級封裝制造技術。

在傳統(tǒng)的 SiP 封裝系統(tǒng)中,任何芯片堆棧都可以稱為 3D,因為在 Z 軸上功能和信號都有擴展,無論堆棧位于 IC 內部還是外部。

目前,3D 芯片技術的類別包括:基于芯片堆疊的 3D 技術,基于有源 TSV 的 3D 技術,基于無源 TSV 的 3D 技術,以及基于芯片制造的 3D 技術。

c7fe2b14-b9c5-11ec-aa7f-dac502259ad0.png

值得一提的是,去年華為就曾被曝出“雙芯疊加”專利,這種方式可以讓 14nm 芯片經(jīng)過優(yōu)化后比肩 7nm 性能。但當時曝光的這種通過堆疊的方式與蘋果的“Ultra Fusion”架構還是有所不同。

也許有很多人理解雙芯片堆疊是指將兩顆獨立芯片進行物理堆疊的方式去實現(xiàn)性能突破,其實這是非常嚴重的錯誤,如果單單依靠物理堆疊,那么會有非常多的弊端無法解決。

例如兼容性,穩(wěn)定性,發(fā)熱控制這些都是沒法通過物理堆疊來解決問題的,在設計思路上面就會走上歧路,得不償失也毫無意義。

雙芯疊加層級運用于設計和生產初期,也就是說在設計過程中將原來的一顆芯片設計成雙層芯片然后利用自己獨特的技術,來將這兩層芯片封裝在一顆芯片中,通過同步信號方式與一些其他方法就可以激活雙層芯片共同發(fā)力,從而實現(xiàn)芯片性能突破。

所以說一個物理層堆疊,一個設計之初就開始改變設計思路,這是完全不同的兩個方式。

因此,雖然同樣是指雙芯片組合成單個主芯片,但蘋果與華為可以說是兩種截然不同的方式。無論如何,雙芯片組合帶來的結果必然是 1+1>1,但不一定等于 2。

c83f475c-b9c5-11ec-aa7f-dac502259ad0.png

當然,無論是華為的雙芯疊加技術還是蘋果的 Ultra Fusion 架構,在當前芯片工藝水平發(fā)展接近極限的情況下,“雙芯堆疊”設計的方式不失為一種好的選擇。

從理論上來說,兩顆芯片可以將任務分工處理,形成更強的運行效率,而其中重點所需要解決的,無非就是功耗、信號同步、數(shù)據(jù)流協(xié)同處理等方面的問題。

在前不久舉辦的華為 2021 年業(yè)績發(fā)布會上,華為輪值董事長郭平表態(tài)稱,未來華為可能會采用多核結構的芯片設計方案,以提升性能。

同時,采用面積換性能,用堆疊換性能,使得不那么先進的工藝也能持續(xù)讓華為在未來的產品里面,能夠具有競爭力。

在去年 12 月,華為公司還投資 6 億元成立了一家電子制造的全資子——華為精密制造有限公司,經(jīng)營范圍為光通信設備制造,光電子器件制造,電子元器件制造和半導體分立器件制造。

當時就有內部人士稱,該公司具備一定規(guī)模的量產和小批量試制(能力),但主要用于滿足自有產品的系統(tǒng)集成需求。

“不生產芯片,主要是部分核心器件、模組、部件的精密制造?!蓖瑫r,經(jīng)營范圍中提及的“半導體分立器件”主要是分立器件的封裝、測試。如此來看,華為對于芯片堆疊路線早有清晰的規(guī)劃,或許已經(jīng)投入制造環(huán)節(jié)。

此外,從華為將海思列為了一級部門的重大業(yè)務架構調整來看,這預示著其戰(zhàn)略重心的重新配置。

c887a056-b9c5-11ec-aa7f-dac502259ad0.png

在過去相當長的一段時間里,海思只是華為 2012 實驗室下面的一個部門,最高端的產品也都是自用。

現(xiàn)在,華為將海思列為一級業(yè)務部門,在很大程度上預示著,未來華為的芯片產品,將從“部分商用”調整為“全面商用”,華為也將繼續(xù)加大在芯片領域的人才投入和技術投入。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 華為
    +關注

    關注

    218

    文章

    36003

    瀏覽量

    262088
  • 芯片堆疊
    +關注

    關注

    0

    文章

    19

    瀏覽量

    14879

原文標題:華為芯片堆疊技術,首次公開

文章出處:【微信號:langgebiji,微信公眾號:鴻智系統(tǒng)之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    真空共晶爐/真空焊接爐——堆疊封裝

    大家好久不見!今天我們來聊聊堆疊封裝。隨著信息數(shù)據(jù)大爆發(fā)時代的來臨,市場對于存儲器的需求也水漲船高,同時對于使用多芯片堆疊技術來實現(xiàn)同尺寸器件中的高存儲密度的需求也日益增長。那么,什
    的頭像 發(fā)表于 10-27 16:40 ?615次閱讀
    真空共晶爐/真空焊接爐——<b class='flag-5'>堆疊</b>封裝

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產業(yè)的前沿技術

    無線通信(CCWC),可以解決傳統(tǒng)芯片內采用金屬互連線、硅通孔燈通信的瓶頸,提高芯片的性能和能效,同時大大縮小面積。 CCWC面臨的挑戰(zhàn): 2、3D堆疊 1)3D堆疊
    發(fā)表于 09-15 14:50

    qkey軟件包在內核V5.02下運行出錯是哪里的問題?

    ) == RT_Object_Class_Memory) assertion failed at function:rt_smem_alloc, line number:290 ; 然后內核改成V4.1.1就沒任何問題。 因為v5.0.2下引入backtrace也始終有編譯問題,所以不好跟蹤究竟是為何。
    發(fā)表于 09-15 07:46

    標準化考場是什么?

    很多現(xiàn)在都在建設標準化考場,標準化考場究竟是什么呢?
    的頭像 發(fā)表于 09-05 16:45 ?1545次閱讀
    標準化考場是什么?

    多摩川高分辨率編碼器:究竟如何賦能數(shù)控機床超精密運動控制?

    在現(xiàn)代制造業(yè)中,數(shù)控機床的應用極為廣泛,其加工精度直接影響著產品的質量和性能。而多摩川高分辨率編碼器的出現(xiàn),為數(shù)控機床的超精密運動控制帶來了新的突破。那么,它究竟是如何實現(xiàn)這一賦能的呢?讓我們一探究竟。
    的頭像 發(fā)表于 08-04 17:59 ?1003次閱讀

    功率半導體究竟是什么

    站在戰(zhàn)略升級的關鍵節(jié)點,聞泰科技正在全力聚焦半導體業(yè)務,開啟全新發(fā)展階段。值此之際,公司特別推出 《探秘“芯”世界》系列專題,邀您一同探索半導體的奧秘,見證聞泰科技以創(chuàng)新引領行業(yè)的 "芯" 力量。
    的頭像 發(fā)表于 07-09 11:42 ?1566次閱讀

    超聲波液位計究竟是什么?

    液位計
    jzyb
    發(fā)布于 :2025年06月03日 16:10:12

    芯片晶圓堆疊過程中的邊緣缺陷修整

    視為堆疊邏輯與內存、3D NAND,甚至可能在高帶寬存儲(HBM)中的多層DRAM堆疊的關鍵技術。垂直堆疊使得芯片制造商能夠將互連間距從35
    的頭像 發(fā)表于 05-22 11:24 ?1582次閱讀
    <b class='flag-5'>芯片</b>晶圓<b class='flag-5'>堆疊</b>過程中的邊緣缺陷修整

    單片機內置ADC和外部ADC的對比

    ADC 江湖風云變幻,局勢不斷升級,緊張刺激!究竟是內置 ADC 更勝一籌還是外置 ADC 棋高一著?
    的頭像 發(fā)表于 05-14 15:24 ?1632次閱讀

    一文詳解多芯片封裝技術

    芯片封裝在現(xiàn)代半導體領域至關重要,主要分為平面多芯片封裝和多芯片堆疊封裝。多芯片堆疊封裝又細分
    的頭像 發(fā)表于 05-14 10:39 ?2183次閱讀
    一文詳解多<b class='flag-5'>芯片</b>封裝<b class='flag-5'>技術</b>

    FOC電機控制究竟該如何學?

    學習FOC電機控制究竟是學哪些內容? 電機知識 軟件知識 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內容有幫助可以關注、點贊、評論支持一下哦~)
    發(fā)表于 05-09 14:09

    一文詳解多芯片堆疊技術

    芯片堆疊技術的出現(xiàn),順應了器件朝著小型化、集成化方向發(fā)展的趨勢。該技術與先進封裝領域中的系統(tǒng)級封裝(SIP)存在一定差異。
    的頭像 發(fā)表于 04-12 14:22 ?2985次閱讀
    一文詳解多<b class='flag-5'>芯片</b><b class='flag-5'>堆疊</b><b class='flag-5'>技術</b>

    工程師在產品選型的時究竟是選CAN還是CANFD接口卡呢?

    很多工程師在產品選型的時候會疑惑,究竟是選CAN接口卡還是CANFD接口卡呢?兩者之間有什么區(qū)別呢?影響選擇的關鍵因素又是什么?我們今天一個一個來拆解。1.波特率傳統(tǒng)的CAN接口卡僅有一個波特率,即
    的頭像 發(fā)表于 03-21 11:37 ?1000次閱讀
    工程師在產品選型的時<b class='flag-5'>究竟是</b>選CAN還是CANFD接口卡呢?

    戴爾PowerScale為影視行業(yè)帶來哪些價值

    那么,究竟是什么促使創(chuàng)作者們選擇了Dell PowerScale?而它所具備的特性又能為影視行業(yè)帶來怎樣的價值呢?
    的頭像 發(fā)表于 03-07 14:57 ?1130次閱讀

    三極管和MOS管的電平轉換電路為什么有毛刺?如何解決?

    ,如圖電路; 結果發(fā)現(xiàn)在3.3V這一側,也就是RXD位置還是測到毛刺; 有誰知道這究竟是為什么嗎?
    發(fā)表于 03-06 06:24