自 1958 年 IBM 設(shè)計(jì)出首個(gè)管狀“開(kāi)關(guān)模式電源”以來(lái)，打造無(wú)傳導(dǎo)和開(kāi)關(guān)損耗的理想開(kāi)關(guān)一直是電源轉(zhuǎn)換器設(shè)計(jì)者的夢(mèng)想。如今，各項(xiàng)開(kāi)關(guān)技術(shù)的通態(tài)損耗都有了明顯降低；采用最新的寬帶隙半導(dǎo)體的產(chǎn)品，在750V 額定電壓下的電阻已能達(dá)到小于 6 毫歐的水平。目前這項(xiàng)技術(shù)還未達(dá)到其物理極限，預(yù)計(jì)在不久的將來(lái)，該阻值還會(huì)進(jìn)一步降低。

在當(dāng)今的高性能功率設(shè)計(jì)中，邊緣速率 (V/ns) 有所提高，降低了開(kāi)關(guān)損耗，可實(shí)現(xiàn)更高的頻率、更小的磁性元件和更高的功率密度。然而，這些快速邊緣速率增加了造成電磁干擾設(shè)計(jì)相關(guān)問(wèn)題的可能性，這些問(wèn)題會(huì)與電路寄生效應(yīng)發(fā)生相互作用，導(dǎo)致不必要的振蕩和電壓尖峰。借助良好的設(shè)計(jì)實(shí)踐，這些問(wèn)題可以使用小緩沖電路解決。

那么，這個(gè)問(wèn)題有多嚴(yán)重呢？如果我們看到速率達(dá)到 3000A/μs，也就是典型的碳化硅開(kāi)關(guān)值，那么根據(jù)熟悉的 E=-Ldi/dt 公式，僅 100nH 連接電感或漏電電感就會(huì)產(chǎn)生 300V 尖峰電壓。100nH 僅僅是幾英寸 PCB 跡線的電感或變壓器漏電電感的真實(shí)值，所以這就是通常會(huì)看到的情況，而且需要一個(gè)好的示波器才能看到整個(gè)電壓瞬態(tài)。不過(guò)該開(kāi)關(guān)在看到瞬態(tài)方面沒(méi)有問(wèn)題，如果超過(guò)額定雪崩電壓能量，會(huì)立即停止運(yùn)轉(zhuǎn)。在任何電路電容下，該尖峰都會(huì)振鈴，從而讓測(cè)量的電磁干擾釋放達(dá)到峰值。

一個(gè)補(bǔ)救措施是嘗試降低電路電感，但這通常不是一個(gè)實(shí)用的選擇。此外，還可以大幅降低該開(kāi)關(guān)的電壓，代價(jià)是影響成本和導(dǎo)通電阻，也可以使用串聯(lián)柵極電阻放緩邊緣速率。這個(gè)儀器并不敏感，它延遲了波形，通過(guò)限制占空比限制了高頻運(yùn)行，還提高了開(kāi)關(guān)損耗，同時(shí)幾乎不影響振鈴。

振鈴可通過(guò)緩沖網(wǎng)絡(luò)實(shí)現(xiàn)，支持快速開(kāi)關(guān)，但會(huì)減少尖峰和抑制振鈴。在大電容器和大功率電阻時(shí)代，這看起來(lái)像是一個(gè)“暴力破解”方法，與 IGBT 等一起使用，試圖減少大“尾”電流效應(yīng)。然而，對(duì)于 SiC FET 等開(kāi)關(guān)而言，這是一個(gè)非常高效的解決方案。在這種情況下，主要使用緩沖電路抑制振鈴，同時(shí)限制峰值電壓。因?yàn)槠骷娙莘浅５?，振鈴頻率高，所以只需要一個(gè)非常小的緩沖電路電容，通常為 200pF 左右，并使用幾歐姆的串聯(lián)電阻。與預(yù)期一樣，電阻會(huì)耗散部分功率，但是它實(shí)際上會(huì)通過(guò)限制硬開(kāi)關(guān)和軟開(kāi)關(guān)應(yīng)用中的電壓/電流重疊來(lái)降低關(guān)閉損耗。

打開(kāi)時(shí)，緩沖電路會(huì)耗散額外的功率，因此需要考慮總損耗E(ON)+ E(OFF)才能公正地評(píng)估其優(yōu)勢(shì)。將一些測(cè)量值代入E(TOTAL)以體現(xiàn) 40毫歐 SiC FET 在 40kHz 下的運(yùn)行狀況，考慮了三種情況：無(wú)緩沖電路，RG(ON)和 RG(OFF)為 5 歐姆（藍(lán)線）；200pF/10歐姆緩沖電路，RG(ON) = 5 歐姆，RG(OFF) = 0歐姆（黃線）；無(wú)緩沖電路，RG(ON) = 5 歐姆，RG(OFF) = 0歐姆（綠線）。這會(huì)得出最低的 E(TOTAL)；但是振鈴過(guò)高，因而不可行。

在高電流下，使用緩沖電路的好處很明顯，與僅調(diào)整柵極電阻相比，在 40A 下的耗散降低約 10.9W。在輕負(fù)載下，緩沖電路的整體損耗較高，但是在這些條件下，系統(tǒng)耗散很低。

圖1

使用小緩沖電路節(jié)省能耗

綜上所述，緩沖電路是一個(gè)不錯(cuò)的解決方案，但切實(shí)可行嗎？在實(shí)踐中，獨(dú)立的緩沖電路電阻耗散的功率不到 1 瓦，而且可以是小型表面安裝器件。電容需要高額定電壓，但是電容值低，因此體積也小。

SIC FET 的導(dǎo)電損耗和動(dòng)態(tài)損耗都低，接近理想開(kāi)關(guān)，而且只需增加一個(gè)小緩沖電路，就可以發(fā)揮全部潛力，且不會(huì)造成過(guò)高的電磁干擾或電壓應(yīng)力問(wèn)題。為了使其更加“完美”，SiC FET 具有簡(jiǎn)單的柵極驅(qū)動(dòng)和低損耗整體二極管，對(duì)外部散熱的熱阻非常低。還有什么理由不喜歡它呢？