英偉達(dá)創(chuàng)始人兼CEO黃仁勛在2024年6月2日宣布，英偉達(dá)新一代AI芯片Blackwell系列已經(jīng)開始投入生產(chǎn)。為了支撐英偉達(dá)不斷增長(zhǎng)的芯片需求，作為其核心代工伙伴的臺(tái)積電正在大幅提升先進(jìn)封裝CoWoS的產(chǎn)能。據(jù)目前市場(chǎng)研究報(bào)告：臺(tái)積電作為蘋果、聯(lián)發(fā)科、 高通、博通、英偉達(dá)等科技巨頭的合作商，目前市場(chǎng)份額超過 50%，已然成為全球晶圓代工龍頭；能夠讓頭部的科技公司都爭(zhēng)相擴(kuò)產(chǎn)，臺(tái)積電的先進(jìn)封裝到底有什么優(yōu)勢(shì)？為什么說他卡住了 AI 的脖子？此文將從cowos封裝流程、核心工藝和技術(shù)優(yōu)勢(shì)、三個(gè)層面幫你徹底搞懂封裝技術(shù)的發(fā)展脈絡(luò)，搞清楚先進(jìn)封裝是個(gè)什么邏輯！

傳統(tǒng)封裝技術(shù)流程與弊端分析拆解

在了解封裝之前，我們可以簡(jiǎn)單追溯一下芯片的“誕生”路徑，首先要從沙子中提取出99%純度的硅，熔練拉出硅晶柱，然后切割拋光形成硅晶圓，再以硅晶圓為基底進(jìn)行光刻電路、摻雜離子等，經(jīng)過這幾道繁雜且嚴(yán)謹(jǐn)?shù)墓ば蚝?，此刻的晶圓裸片極度脆弱易碎，并且線路沒辦法直接和外部電路連通，所以需要對(duì)它進(jìn)行封裝，再把電路接通，形成芯片的最終形態(tài)。從第一原理性出發(fā)，封裝要解決的其實(shí)主要就是兩個(gè)問題，第一個(gè)是怎么封，既能保護(hù)芯片，又能順應(yīng)設(shè)備小型化的趨勢(shì)，同時(shí)又要兼顧散熱、降低成本；第二個(gè)是怎么連接來提高芯片和外部電路之間的信息傳輸密度，提高信息傳輸?shù)男?。圍繞這兩個(gè)核心目的，工程師們想出了五花八門的辦法，并且技術(shù)不斷升級(jí)，這也就形成了現(xiàn)在各種各樣的封裝技術(shù)。

但是萬變不離其宗，我們先來看一下最基礎(chǔ)、最傳統(tǒng)的封裝流程。舉一反三，后面復(fù)雜的技術(shù)路線你就能輕松理解了。傳統(tǒng)的芯片封裝可以簡(jiǎn)化為五步，第一步，背部研磨，把晶圓研磨到合適的厚度。第二步，切割得到裸片。第三步，裝片，借助銀漿或其他膠水將裸片粘接固定在PCB 或引線框架上。第四步，鍵合，也是接通裸片和芯片之間線路最關(guān)鍵的一步，通過引線鍵合實(shí)現(xiàn)芯片輸入輸出端口與引線框架引腳實(shí)現(xiàn)電氣互聯(lián)，芯片和基板通上電，基板在和外部電路通上電，那么芯片就可以在電路上發(fā)揮作用了。第五步，塑封成型，通過模具用環(huán)氧樹脂之類的材料為芯片塑封上一個(gè)外殼。最后我們簡(jiǎn)單梳理一下傳統(tǒng)封裝流程，就是從晶圓里面取出芯片裸片，把它粘在基板上，把電路連接上，把殼封上，就這么簡(jiǎn)單。

封裝技術(shù)的發(fā)展路徑

傳統(tǒng)的引線鍵和封裝有兩大弊端，首先是引線的框架比較大，對(duì)于器件或產(chǎn)品尺寸微型化造成了阻礙，不能滿足我們?cè)O(shè)備小型化的需求；第二個(gè)是金屬引線比較長(zhǎng)，導(dǎo)致芯片到基板傳輸電信號(hào)的耗時(shí)就會(huì)比較長(zhǎng)；那么應(yīng)該如何把芯片的體積封裝的更加合適？如何讓芯片的電信號(hào)傳輸?shù)母旄媚兀繃@這兩個(gè)核心問題，我們把封裝的技術(shù)路徑大致分為四個(gè)階段，第一個(gè)是裸線貼裝階段，代表的連接方式是引線鍵和。第二個(gè)是倒片封裝階段，代表的連接方式是焊球或者凸點(diǎn)。第三個(gè)是晶圓級(jí)封裝，代表的連接方式是RDL，重布線層技術(shù)。第四個(gè)是 2.5D、3D 封裝階段，代表的連接方式是 TSV 硅通孔技術(shù)、 Chiplet 封裝技術(shù)。了解完這四個(gè)元素，你就會(huì)發(fā)現(xiàn)，其實(shí)每一代技術(shù)之間的本質(zhì)區(qū)別就是芯片和電路的連接方式的區(qū)別；

在倒片封裝階段我們解決了芯片尺寸大、散熱低等問題；晶圓級(jí)封裝階段則更進(jìn)一步提高連接密度；然而在 AI 時(shí)代，高算力對(duì)芯片的傳輸速率和信息密度仍舊有非常高的要求；那如何提高芯片之間的連接密度和信號(hào)傳輸?shù)乃俣饶兀勘热缒懿荒馨褍蓧K芯片封裝到一起，大幅縮短它們的連接路徑？這些問題在封裝技術(shù)的第四大階段 2.5D 封裝和 3D 封裝中得到了解決。

COWOS、Chiplet 封裝技術(shù)優(yōu)勢(shì)

2.5D 和 3D 封裝技術(shù)把整個(gè)芯片系統(tǒng)的信息傳輸速率和傳輸密度提高了一個(gè)全新的臺(tái)階。 2011 年，臺(tái)積電推出了全球首個(gè) 2.5D 先進(jìn)封裝技術(shù)，也就是大名鼎鼎的 COWOS 封裝。它通過硅通孔技術(shù)，把邏輯、計(jì)算、存儲(chǔ)多個(gè)芯片集成在一起。目前最頂級(jí)的算力芯片英偉達(dá) H100 就是采用了這個(gè)工藝。 TSV 硅通孔技術(shù)還有一種巧妙的運(yùn)用就是 Chiplet 封裝，它解決的不是如何進(jìn)一步提高連接密度的問題，而是如何在保證連接密度的情況下減少芯片制造的難度。目前電路集成化有兩種路徑，一種就是傳統(tǒng)的幾個(gè)獨(dú)立的芯片一起焊在同一塊電路上，這個(gè)叫做系統(tǒng)級(jí)封裝SIP。另一個(gè)是更高級(jí)的，直接把不同功能的元器件做成一顆高度集成的芯片，叫做系統(tǒng)級(jí)芯片Soc，它的信息傳輸效率更高，體積更小，但是開發(fā)成本和工藝難度也是可想而知的。這時(shí)候chiplet 的技術(shù)提供了一種全新的解法。

chiplet 的意思就是小芯片或者叫芯力，它是把一塊 Soc 芯片拆解成了多個(gè)小芯片，這些小芯片通過 TSV 技術(shù)和硅中介層連接，它們之間的信息傳輸速率和一塊完整的 Soc 芯片幾乎是接近的。這樣做的好處是什么呢？第一個(gè)是成本大幅下降，大面積的單顆 Soc良率很低，而小芯片的制成工藝成熟良率會(huì)高很多。這樣就把晶圓制造的成本降下來了，技術(shù)門檻也降下來了。第二個(gè)是技術(shù)難度的大幅下降， Soc 芯片的開發(fā)周期長(zhǎng)，設(shè)計(jì)難度高，而chiplet只需要分開設(shè)計(jì)各個(gè)功能模塊的小芯片，難度大幅降低，可以加速芯片迭代升級(jí)的速度；第三個(gè)是靈活性更高，同一塊 Soc 芯片，各個(gè)功能模塊的納米制程都是一樣的，比如統(tǒng)一為 5 納米，而 Chiplet 可以兼容多種工藝制程。 CPU 芯片可以是 5 納米的，而存儲(chǔ)芯片可以用 22 納米。 Soc 芯片只要一個(gè)功能區(qū)域壞了，整個(gè)芯片就廢了。而chiplet的封裝芯片，如果一個(gè)功能區(qū)壞了，只需要把相應(yīng)的模塊換掉，甚至你還可以自定義升級(jí)，比如說把內(nèi)存芯片換成一塊容量更大的。

目前我國Chiplet行業(yè)內(nèi)主流企業(yè)包括：臺(tái)積電TSMC、華芯邦科技、EV Group等。其中，華芯邦科技是國內(nèi)少數(shù)能夠覆蓋模擬電路、數(shù)字電路技術(shù)兩大領(lǐng)域的芯片系統(tǒng)及解決方案的設(shè)計(jì)企業(yè)，其擁有的芯片異構(gòu)集成技術(shù)為消費(fèi)類電子產(chǎn)品行業(yè)帶來了革命性的變革，還將積極探索更多行業(yè)領(lǐng)域的應(yīng)用。

Chiplet 這個(gè)技術(shù)將大面積芯片在制造環(huán)節(jié)的難度和成本轉(zhuǎn)嫁到了封裝環(huán)節(jié)，而封裝環(huán)節(jié)正是我們國內(nèi)在半導(dǎo)體領(lǐng)域最擅長(zhǎng)的。我們經(jīng)常提到中國在芯片行業(yè)被美國卡脖子，而 Chiplet 或許就是這個(gè)破局的關(guān)鍵！